VIP20

本课程属于：006-先进CMOS工艺 半导体工艺与制造设备 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

漏电流抑制方案在先进CMOS工艺3D集成中的实战

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

3D IC技术发展历程 · 3D集成优势与挑战 · 漏电流问题的核心地位

3D集成概述IC

先进CMOS工艺漏电流机理

亚阈值漏电 · 栅极漏电 · 栅感应漏电

3D集成中的热效应与漏电流

热耦合机制 · 热点分布 · 温度对漏电的指数影响

3D集成热效应

TSV技术基础

TSV结构 · 制造工艺 · TSV与漏电流的关系

TSV技术基础

TSV应力对器件漏电的影响

TSV应力模型 · 应力诱导漏电机制 · 应力缓解方案

TSV应力对器件漏电的…

混合键合界面漏电流

Cu-Cu键合 · SiO2键合 · 界面态与漏电通道

混合键合界面漏电…Cu-Cu

晶圆减薄与背面漏电

减薄工艺 · 背面损伤层 · 背面漏电抑制技术

晶圆减薄背面漏电

电源传输网络漏电流

3D PDN结构 · IR Drop与漏电 · 低漏电PDN设计

电源传输网络漏电…PDN

多阈值电压技术

VT选择策略 · 多VT库在3D IC中的应用 · 漏电与性能权衡

多阈值电压技术VT

电源门控技术

电源开关设计 · 细粒度门控 · 3D堆叠中的电源门控实现

电源门控技术电源开关设计

体偏置技术

正向体偏置 · 反向体偏置 · 动态体偏置在3D IC中的应用

体偏置技术正向体偏置

堆叠顺序优化

热感知堆叠 · 漏电感知堆叠 · 逻辑-存储器堆叠策略

堆叠顺序优化热感知堆叠

热管理方案

微流体冷却 · 嵌入式散热通道 · 热TSV阵列设计

热管理方案微流体冷却

工艺参数优化

栅氧化层厚度 · 沟道掺杂 · Halo注入调整

工艺参数优化栅氧化层厚度

新型沟道材料

高迁移率沟道 · III-V族材料 · 2D材料在漏电抑制中的潜力

新型沟道材料高迁移率沟道

高k金属栅技术

高k介质选择 · 功函数工程 · EOT缩放与漏电控制

高k金属栅技术高k介质选择

全局应变 · 局部应变 · 应变对漏电的影响

应变工程全局应变

SOI与FinFET在3D集成中的漏电特性

SOI埋氧层漏电 · FinFET鳍片漏电

GAA FET与3D集成

GAA结构优势 · 纳米片漏电通道 · 堆叠GAA的漏电挑战

低温工艺集成

低温氧化物 · 低温多晶硅 · 低温对漏电的影响

低温工艺集成低温氧化物

测试与表征技术

漏电流测试结构 · I-V/C-V测试 · 热成像分析

测试表征技术

EDA工具与漏电仿真

TCAD仿真流程 · SPICE漏电模型 · 热-电耦合仿真

设计-工艺协同优化

DTCO流程 · 漏电目标设定 · 设计规则优化

设计工艺协同优化

可靠性考量

NBTI/PBTI · HCI · TDDB与漏电退化

可靠性考量NBTI/PBTI

ESD保护与漏电

3D ESD网络设计 · 低漏电ESD器件 · 触发电压控制

存储器3D集成漏电

3D NAND漏电 · DRAM漏电 · SRAM漏电抑制

存储器3D集成漏…NAND

模拟/RF 3D IC漏电

模拟电路漏电敏感度 · RF开关漏电 · 隔离技术

异质集成漏电

Si与GaN/SiC集成 · 不同材料界面漏电 · 晶圆键合漏电

异质集成漏电Si

背面供电网络 · 3D异构计算 · AI驱动的漏电优化

未来趋势背面供电网络

高性能计算3D IC漏电抑制方案 · 移动SoC 3D集成漏电优化