2. 硅光PIC关键器件与工艺
硅光PIC（Photonic Integrated Circuit）的核心，是在硅基材料上把光信号的产生、传输、调制、探测和耦合封装成可量产的芯片。与分立光器件不同，PIC的每个器件都必须服从同一套材料堆叠和工艺规则，因此理解器件原理时，必须同时理解它在版图和工艺上的实现约束。本节围绕四类关键器件——波导、调制器、探测器、耦合器——说明其物理原理、版图实现要点，并落到CMOS兼容硅光工艺平台的整体框架上。
一、波导：把光约束在硅里
硅的折射率约3.48（1550 nm），二氧化硅约1.44，这一高折射率差使硅波导可以把光场强烈约束在几百纳米宽的芯层内。最常见的结构是SOI（绝缘体上硅）上的条形波导：顶层硅厚度通常为220 nm，刻蚀形成脊型或条形，埋氧层（BOX）约2 μm，上方覆盖二氧化硅包层。单模条件由波导宽度和刻蚀深度共同决定，典型单模条形波导宽度约450～500 nm，此时TE基模的有效折射率约2.4左右（示例值，随具体堆叠变化）。
版图实现上，波导不是简单画一条线。首先需要区分全刻蚀与浅刻蚀：全刻蚀波导约束强、弯曲半径可小至5～10 μm；浅刻蚀脊波导损耗更低，但弯曲半径通常要几十微米。其次，波导宽度偏差会直接改变有效折射率，进而改变相位，因此版图中常加入宽度补偿结构或采用对线宽不敏感的宽波导。第三，波导交叉、弯曲和锥形过渡都需要专门设计，锥形长度一般取10～50 μm，用于在窄波导与宽波导之间实现绝热模式转换，避免模式失配引起反射。
二、调制器：把电信号写进光里
硅本身没有线性电光效应（普克尔斯效应很弱），因此硅光调制器主要依靠等离子体色散效应：通过注入或耗尽载流子改变硅的折射率和吸收。工程上最常用的是PN结耗尽型马赫-曾德尔调制器（MZM）。其结构是在脊波导两侧分别做p型和n型掺杂，中间形成PN结；反向偏压增大时耗尽区展宽，有效折射率变化，从而改变臂的相位。
关键参数包括：相移效率VπL（典型约1～2 V·cm）、调制带宽（受RC常数限制，常见25～50 GHz）、插入损耗（约3～6 dB）和消光比（约20 dB以上）。版图实现时，PN结位置必须与光模场中心精确对准，偏移几十纳米就会显著降低调制效率；掺杂浓度和结深决定电阻与损耗的折中，通常采用梯度掺杂以降低光学损耗。行波电极（TWE）设计要保证电信号与光信号速度匹配，微波折射率与光群折射率接近时才能获得高带宽。
三、探测器：把光变回电
硅在1550 nm几乎不吸收，因此硅光探测器通常采用锗（Ge）吸收层。典型结构是Ge PIN或Ge MSM：在硅波导上方外延生长Ge，光从硅波导渐逝耦合进入Ge被吸收，产生电子-空穴对，在反向偏压下形成光电流。响应度典型约0.8～1.0 A/W（1550 nm），暗电流可控制在nA级，带宽可达30～50 GHz。
版图实现的关键在于Ge的生长窗口和接触。Ge与Si存在约4%晶格失配，需要缓冲层或选择性外延控制缺陷；Ge区域通常做成锥形或渐变宽度，以匹配光模场并降低反射。电极接触要尽量靠近吸收区以缩短载流子渡越时间，但又不能过度吸收光。探测器后端通常集成TIA（跨阻放大器），版图上需考虑焊盘电容和传输线阻抗。
四、耦合器：把光从光纤请进芯片
光纤模场直径约10 μm，硅波导仅几百纳米，两者模场严重失配。主流方案有两类：一是端面耦合器（Spot Size Converter），通过锥形波导把模场逐步扩大到几微米，再与光纤对准，耦合损耗可做到1～2 dB，但需要精确的端面切割和亚微米对准；二是光栅耦合器，利用周期光栅把垂直入射光衍射进波导，优点是可在晶圆级测试，缺点是带宽较窄（约30～40 nm）且偏振敏感。
版图实现上，光栅耦合器需要设计周期、占空比、刻蚀深度和聚焦结构，典型周期约600～700 nm，占空比约0.5。端面耦合器则要设计多级锥形，长度可达数百微米。无论哪种方案，都需要在版图中预留对准标记和测试结构。
五、CMOS兼容硅光工艺平台
上述四类器件之所以能集成在同一芯片上，依赖的是CMOS兼容的硅光工艺平台。典型流程包括：SOI衬底准备→光刻与刻蚀形成波导和光栅→掺杂与离子注入形成PN结和接触区→Ge选择性外延形成探测器→介质沉积与金属化形成电极和互连。整套流程尽量复用CMOS产线的193 nm DUV光刻、刻蚀和薄膜设备，使硅光芯片可以在成熟晶圆厂量产。
工艺平台的关键约束在于热预算和材料兼容性。Ge外延通常在较低温度（约400～600 ℃）进行，以避免破坏已形成的硅结构；金属化后的退火温度也需控制。此外，硅光器件的性能对线宽和刻蚀深度非常敏感，因此工艺平台通常提供设计规则检查（DRC）和器件模型库，版图设计者必须按照PDK（工艺设计套件）给定的波导宽度、掺杂窗口和Ge尺寸进行设计，不能随意更改。
从工程实践看，一个典型的硅光收发芯片版图会同时包含：输入光栅耦合器、分束器、MZM调制器、Ge探测器、以及金属走线和焊盘。设计者需要先确认PDK中波导的单模条件、掺杂浓度和Ge尺寸，再根据链路预算分配各器件的插损和带宽。例如，若链路总插损预算为10 dB，光栅耦合器占2 dB、MZM占5 dB、波导传输占1 dB，则探测器前剩余约2 dB余量，用于对准和工艺偏差。这种预算分配是版图设计前必须完成的步骤，也是判断芯片能否达到目标性能的依据。