1. CPO与硅光集成概述

共封装光学（Co-Packaged Optics，CPO）要解决的核心问题，是传统可插拔光模块在高速率下越来越难以回避的“电通道瓶颈”。当交换芯片端口速率从 25G、50G 提升到 112G、224G PAM4 时，SerDes 信号从 ASIC 封装边缘经 PCB 走线、连接器、金手指到达前面板光模块，这段电链路会带来插入损耗、反射、串扰和功耗的急剧上升。以 112G PAM4 为例，一条典型前面板通道的损耗可能达到 20~30 dB，需要重定时器或更强均衡来补偿，而每比特能耗也随之升高。CPO 的思路是把光引擎从面板移到与交换 ASIC 同一封装基板附近，把“芯片到光”的距离从几十厘米缩短到几厘米甚至毫米级，从而显著降低电通道损耗与 I/O 驱动功耗。

硅光 PIC 与 EIC 的集成，是 CPO 能够落地的关键使能技术。硅光 PIC 基于 SOI 平台，利用硅与硅基材料体系实现波导、调制器、探测器、耦合器等无源与有源器件，优势在于可与 CMOS 工艺兼容、支持高密度集成、晶圆级测试与规模化制造。但硅本身发光效率低，因此光源通常采用外置激光器或异质集成方案；同时硅光调制器需要较高驱动电压，探测器输出电流也很微弱，必须由 EIC 提供高速驱动、跨阻放大、时钟恢复与均衡等功能。PIC 负责“光电转换与光路”，EIC 负责“电信号放大、整形与接口”，两者通过微凸点、混合键合或中介层实现近距互连，形成完整的光引擎。

从系统架构看，CPO 光引擎通常包含几个层次：最上层是交换 ASIC 或计算芯片，提供高速 SerDes 电接口；中间是 EIC，完成发送驱动、接收跨阻放大、时钟数据恢复与均衡；最下层是硅光 PIC，完成电光调制、光电探测与光耦合。光源方面，由于硅材料间接带隙导致发光效率低，当前主流方案采用外置激光器（ELS），通过保偏光纤或光纤阵列把连续波（CW）光送入 PIC，再由片上分束器分配到各调制器。这种“外置光源 + 硅光调制”的架构，既规避了硅发光难题，又让激光器可以独立散热与更换，提升了可维护性。

衡量 CPO 是否成功，不能只看“能不能通”，而要看一组关键性能指标。第一是能效，单位通常为 pJ/bit，包含 SerDes、EIC 驱动、PIC 调制与激光器墙插效率分摊。传统可插拔模块在 112G 下约 15~20 pJ/bit，CPO 的目标是压到 5 pJ/bit 以下。第二是带宽密度，常用 Gbps/mm 封装边缘或 Tbps/mm² 表示，CPO 通过把光引擎贴近 ASIC，可以在有限封装边缘上提供数十 Tbps 的聚合带宽。第三是电通道损耗与信号完整性，包括插入损耗、回波损耗、串扰与眼图张开度。第四是光性能，包括调制效率、消光比、探测器响应度、耦合损耗与波长稳定性。第五是可靠性与可维护性，例如激光器寿命、温循失效、光纤耦合对准公差以及现场可更换性。

理解 CPO 还需要区分它与可插拔光模块、板载光学（OBO）的差异。可插拔模块把光引擎放在面板，电通道最长，维护最方便；OBO 把光引擎移到 PCB 上靠近 ASIC，缩短了电通道但仍需可插拔连接器；CPO 则把光引擎与 ASIC 共封装，电通道最短、带宽密度最高，但一旦封装内任一器件失效，维修难度和成本也最高。因此 CPO 的工程重点不仅是性能，还包括可测试性、冗余设计与热管理。例如在封装内布置温度传感器与光功率监控（MPD），实时反馈调节调制器偏置与激光器功率，抵消温漂带来的工作点偏移。