VIP20

本课程属于：070-PCIe链路调试与优化 高速接口与互连 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

PCIe信号完整性：MSI中断抖动与链路异常定位

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

PCIe基础回顾

PCIe体系结构概述 · 分层模型（事务层 · 数据链路层

PCIe基础回顾

信号完整性基础

传输线理论 · 反射与阻抗匹配 · 串扰

信号完整性基础传输线理论

PCIe物理层电气特性

PCIe Gen3/Gen4/Gen… · 抖动预算 · 去加重与均衡技术

PCIe物理层电气特性

MSI中断机制

MSI与MSI-X原理 · 中断向量表 · 中断传递流程

MSI中断抖动定义

中断响应时间 · 抖动来源（软件延迟 · 硬件延迟

MSI断抖动定义

抖动分类与测量

确定性抖动（DJ）与随机抖动（RJ） · 总抖动（TJ） · 眼图张开度与抖动容限

抖动分类测量

PCIe链路训练状态机（LTSSM）

Detect · Polling · Configuration

链路异常类型

链路降速（Link Speed Do… · 链路宽度降级（Link Width… · CRC错误

链路异常类型Link

链路异常根因分析

时钟抖动 · 电源噪声 · PCB走线缺陷

链路异常根因分析时钟抖动

抖动与链路异常的关联

抖动如何导致误码（BER） · 误码如何触发链路重训练 · 重训练对MSI中断的影响

抖动链路异常的关联

PCIe参考时钟架构

Common Clock · Separate Refclk wi… · Refclk架构对抖动的影响

PCIe参考时钟架构

PLL与时钟恢复电路（CDR）

PLL抖动传递函数 · CDR跟踪能力 · 抖动容限与抖动传递

去加重与均衡技术

Tx去加重（De-emphasis） · Rx CTLE · DFE

去加重均衡技术

PCB设计与信号完整性

PCIe走线阻抗控制 · 等长布线 · 过孔优化

连接器与电缆影响

PCIe插槽 · M.2连接器 · CEM规范

连接器电缆影响

电源完整性对PCIe的影响

PDN阻抗 · 去耦电容布局 · 电源噪声对PLL和Tx/Rx的干扰

PCIe电源完整性对

MSI中断抖动测量方法

示波器测量法 · 逻辑分析仪时间戳法 · 软件循环测量法

MSI断抖动测量方法

抖动分离与分析工具

BERT（误码率测试仪） · 示波器抖动分析软件 · 频谱分析仪

抖动分离分析工具

PCIe协议分析仪使用

链路捕获 · LTSSM状态跟踪 · TLP/DLLP解析

PCIe协议分析仪使用

链路异常定位流程

从系统日志到物理层测试 · 从误码率到眼图扫描的逐步排查

链路异常定位流程从系统日志到物理…

常见链路异常案例1

Gen4链路降速至Gen3——时钟抖…

常见链路异常案例…Gen4

常见链路异常案例2

链路宽度从x16降为x8——PCB走…

常见链路异常案例…x16

常见链路异常案例3

间歇性CRC错误——电源噪声导致Tx…

常见链路异常案例…CRC

常见链路异常案例4

MSI中断丢失——链路重训练期间中断…

常见链路异常案例…MSI

抖动与误码率（BER）关系

浴盆曲线（Bathtub Curve… · BER与抖动容限的换算

PCIe Gen5/Gen6新挑战

更高频率下的损耗 · 抖动预算收紧 · PAM4调制（Gen6）引入的新问题

仿真与建模

通道仿真（S参数） · IBIS-AMI模型 · 时域反射计（TDR）仿真

调试工具与技巧

示波器探头选择 · 差分探头校准 · 触发设置

调试工具示波器探头选择

系统级优化策略

BIOS设置调整 · 驱动优化 · 电源方案选择

系统级优化策略BIOS

课程总结与实战演练

综合案例——从MSI中断抖动异常到链…

课程总结实战演练