2. 信号完整性基础：传输线理论、反射与阻抗匹配、串扰、损耗

在深入 PCIe 链路的中断抖动与异常定位之前，必须建立扎实的信号完整性（SI）理论基础。PCIe 作为高速串行总线，其物理层本质上是一个复杂的传输线系统。本章将系统梳理传输线理论、反射与阻抗匹配、串扰以及损耗（插入损耗与回波损耗）四大核心概念，为后续链路调试提供理论支撑。

2.1 传输线理论

当信号在 PCB 走线中传播时，若走线长度大于信号上升沿有效长度的 1/6，则必须将其视为传输线，而非简单的集总参数导线。PCIe Gen3/Gen4/Gen5 的上升沿极短（< 30 ps），使得几乎所有超过 1 英寸的走线都呈现传输线特性。

2.1.1 传输线模型与特征阻抗

传输线由分布参数构成：单位长度的电阻（R）、电感（L）、电导（G）和电容（C）。特征阻抗 Z₀ 是传输线固有的属性，定义为行波电压与行波电流之比：

Z₀ = √((R + jωL) / (G + jωC))

对于 PCIe 常用的低损耗介质（如 Megtron 6），在高频下 R 和 G 可忽略，简化为：

Z₀ ≈ √(L / C)

PCIe 标准要求差分特征阻抗为 85 Ω ± 15%（单端 50 Ω 差分对）。下表列出了影响特征阻抗的关键因素：

2.1.2 传输线类型与信号传播

PCIe 链路主要使用两种传输线结构：

• 微带线（Microstrip）： 走线位于外层，参考平面在下方。传播速度较快，但易受外部 EMI 干扰。
• 带状线（Stripline）： 走线位于内层，上下均有参考平面。屏蔽性好，但传播速度较慢，过孔数量增加。

信号在传输线上的传播速度 v 由介质介电常数决定：

v = c / √εeff

其中 c 为光速（3×10⁸ m/s），εeff 为有效介电常数（微带线约 3.0~3.5，带状线约 3.8~4.2）。

2.2 反射与阻抗匹配

当信号沿传输线传播遇到阻抗不连续点时，部分能量会被反射回源端，导致信号波形畸变、过冲、下冲和振铃。反射是 PCIe 链路中最常见的信号完整性问题之一。

2.2.1 反射系数

反射系数 Γ 定义为反射电压与入射电压之比：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

其中 Z_load 为负载阻抗，Z₀ 为传输线特征阻抗。反射系数的取值范围为 -1 到 +1：

• Γ = 0： 完美匹配，无反射（Z_load = Z₀）。
• Γ = +1： 开路反射（Z_load = ∞），信号全反射，电压加倍。
• Γ = -1： 短路反射（Z_load = 0），信号全反射，电压反相。

2.2.2 PCIe 中的阻抗不连续点

PCIe 链路中常见的阻抗不连续点包括：

2.2.3 阻抗匹配策略

PCIe 链路采用端接匹配来抑制反射：

• 源端串联匹配： 在驱动端串联电阻（通常 22~33 Ω），使源端阻抗与传输线匹配。适用于点对点拓扑。
• 远端并联匹配： 在接收端并联电阻到 GND 或 VTT，吸收反射能量。PCIe 接收端通常内置 50 Ω 端接。
• AC 耦合电容： PCIe 要求差分对串联 100 nF 电容，用于隔离直流分量。电容焊盘需优化以减小阻抗不连续。

2.3 串扰

串扰是指一条信号线上的能量通过电磁耦合转移到相邻信号线上的现象。在 PCIe 差分对中，串扰主要发生在同一差分对内的两根走线之间（差模串扰）以及相邻差分对之间（共模串扰）。

2.3.1 串扰机制

串扰由两种耦合机制引起：

• 容性耦合（电场耦合）： 通过互电容 Cm 耦合，主要影响近端串扰（NEXT）。
• 感性耦合（磁场耦合）： 通过互电感 Lm 耦合，主要影响远端串扰（FEXT）。

近端串扰（NEXT）和远端串扰（FEXT）的定义如下：

2.3.2 PCIe 串扰控制措施

PCIe 链路对串扰有严格的限制，通常要求串扰 < -40 dB。以下是工程实践中常用的控制措施：

1. 增加间距： 差分对之间的间距至少为 3 倍走线宽度（3W 规则），推荐 5W。
2. 使用屏蔽地线： 在关键差分对之间插入 GND 走线或 GND 过孔阵列。
3. 避免平行走线过长： 相邻差分对平行长度应尽量短，必要时使用不同层布线。
4. 差分对内等长： 差分对内两根走线长度差应 < 5 mil，避免差模转共模。
5. 层叠优化： 将高速信号层紧邻完整参考平面，减小耦合回路面积。

2.4 损耗：插入损耗与回波损耗

信号在传输过程中会因介质损耗、导体损耗和辐射损耗而衰减。PCIe 链路对损耗有严格的预算要求，尤其是插入损耗（IL）和回波损耗（RL）。

2.4.1 插入损耗（Insertion Loss, IL）

插入损耗定义为信号从发送端到接收端的功率衰减，单位为 dB。PCIe 链路的总插入损耗包括：

• 导体损耗： 由走线的电阻（趋肤效应）引起，与 √f 成正比。
• 介质损耗： 由介质的耗散因子（Df）引起，与 f 成正比。
• 辐射损耗： 由电磁辐射引起，高频时显著。

PCIe 各代对插入损耗的预算要求：

2.4.2 回波损耗（Return Loss, RL）

回波损耗衡量信号因阻抗不连续而被反射回源端的能量，定义为入射功率与反射功率之比：

RL (dB) = -20 log₁₀(|Γ|)

PCIe 标准要求回波损耗在 Nyquist 频率处通常 < -10 dB（即反射系数 |Γ| < 0.316）。回波损耗越差，意味着更多能量被反射，导致信号质量下降。

2.4.3 损耗预算与链路设计

PCIe 链路设计必须进行损耗预算分析，确保总损耗不超过标准要求。以下是一个典型的损耗预算表：

2.5 本章小结

信号完整性是 PCIe 链路可靠运行的基石。本章从传输线理论出发，阐述了特征阻抗、反射与阻抗匹配、串扰以及损耗（插入损耗与回波损耗）四大核心概念。这些理论将直接应用于后续章节中 MSI 中断抖动分析和链路异常定位。下表总结了各概念的关键要点：