VIP20
本课程属于：070-PCIe链路调试与优化 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

PCIe Gen1至Gen5 LTSSM速率协商状态机验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
PCIe链路训练概述
链路训练的定义 · 目的与重要性 · 以及从Gen1到Gen5的演进背景
PCIe链路训练概述
02
PCIe物理层基础
差分信号对 · Lane（通道）概念 · Lane反转与极性反转机制
PCIe物理层基础
03
链路训练状态机（LTSSM）简介
LTSSM的11个主要状态及其状态转…
LTSSM链路训练状态机
04
Detect状态详解
硬件检测机制 · 接收器检测（Rx Detect）流程…
Detect状态详解
05
Polling状态详解
位锁定（Bit Lock） · 符号锁定（Symbol Lock）与…
Polling状态详解
06
Configuration状态详解
Lane编号协商 · Lane宽度协商（Width Neg…
Configuratio…状态详解
07
L0状态
正常操作状态 · 数据包的发送与接收 · 以及电气空闲（Electrical…
L0状态
08
L0s与L1状态
低功耗状态 · 进入条件 · 退出延迟与链路恢复机制
L0sL1
09
Recovery状态详解
速率变更 · 重新训练与错误恢复的触发条件与流程
Recovery状态详解
10
Gen1速率协商
5 GT/s的初始速率设定 · 训练序列TS1/TS2中的速率标识符
Gen1速率协商
11
Gen2速率协商
5 GT/s的协商过程 · Gen2信令速率与Gen1的兼容性 · 均衡（Equalization）的引…
Gen2速率协商
12
Gen3速率协商
8 GT/s的协商过程 · Gen3的128b/130b编码与加…
Gen3速率协商
13
Gen4速率协商
16 GT/s的协商过程 · Gen4的均衡增强与链路预算挑战
Gen4速率协商
14
Gen5速率协商
32 GT/s的协商过程 · Gen5的PAM4信令（实际仍为NR…
Gen5速率协商
15
速率协商的TS1/TS2序列格式
TS1/TS2有序集的结构 · 速率ID字段与链路控制字段详解
TS1/TS2速率协商的
16
均衡（Equalization）机制
Gen3及以上速率的均衡阶段（Pha… · 发送端与接收端均衡系数协商
Equalization均衡
17
链路宽度协商
从x1到x16的宽度协商过程 · Lane编号与Lane映射的建立
链路宽度协商x1
18
回退机制概述
速率协商失败时的回退策略 · 从Gen5回退到Gen4/Gen3/…
回退机制概述速率协商失败时的…
19
Gen5回退到Gen4
当Gen5链路训练失败时 · 如何自动回退到Gen4并重新尝试训练
Gen5Gen4
20
Gen4回退到Gen3
Gen4链路不稳定或协商失败时的回退…
Gen4Gen3
21
Gen3回退到Gen2
Gen3均衡失败或信号完整性不足时的…
Gen3Gen2
22
Gen2回退到Gen1
Gen2链路无法建立时的最终回退方案…
Gen2Gen1
23
回退过程中的LTSSM状态转换
回退时LTSSM如何从Recover…
LTSSM回退过程
24
链路重训练（Link Retraining）
软件触发的重训练（Hot Reset…
LinkRetraining
25
链路状态寄存器与错误日志
PCIe配置空间中的链路状态寄存器（…
链路状态寄存器错误日志
26
Gen1到Gen5的编码与信令对比
8b/10b编码（Gen1/Gen2…
Gen1Gen5
27
信号完整性对速率协商的影响
抖动 · 损耗 · 串扰对高速链路训练的影响与补偿措施
信号完整性对速率…抖动
28
多Lane系统的去偏斜（De-skew）机制
Lane间延迟差异的检测与补偿 · 确保数据对齐
LaneDe-skew
29
PCIe链路训练调试工具与方法
使用逻辑分析仪 · 示波器 · PCIe分析仪捕获训练序列与状态机
PCIe链路训练调试工具
30
链路训练最佳实践与设计考虑
PCB布局 · 参考时钟设计 · AC耦合电容选择对链路训练成功率的影…
链路训练最佳实践设计考虑