3. PCIe物理层电气特性：Gen3/Gen4/Gen5眼图模板、抖动预算、去加重与均衡技术
PCIe物理层电气特性是链路信号完整性的基石。随着速率从Gen3的8 GT/s提升至Gen5的32 GT/s，信号在传输介质中的衰减、反射与串扰急剧恶化。本章深入剖析眼图模板、抖动预算分配以及关键的信号补偿技术——去加重（De-emphasis）与均衡（Equalization），帮助工程师建立从规范到实测的完整知识体系。
3.1 眼图模板：信号质量的“合规标尺”
眼图（Eye Diagram）是通过对高速数字信号进行多次采样叠加形成的统计图形，直观反映信号的幅度、时序裕量及噪声水平。PCIe规范为每一代速率定义了严格的眼图模板（Eye Mask），模板内部的区域禁止任何波形轨迹进入。
3.1.1 Gen3/Gen4/Gen5眼图模板参数对比
| 参数 | PCIe Gen3 (8 GT/s) | PCIe Gen4 (16 GT/s) | PCIe Gen5 (32 GT/s) |
|---|---|---|---|
| 单位间隔 (UI) | 125 ps | 62.5 ps | 31.25 ps |
| 眼高 (Eye Height) 最小值 | 100 mV (差分) | 100 mV (差分) | 100 mV (差分) |
| 眼宽 (Eye Width) 最小值 | 0.4 UI | 0.4 UI | 0.35 UI |
| 模板中心电压偏移 | ±50 mV | ±50 mV | ±50 mV |
| 去加重状态 | -3.5 dB / -6 dB | -3.5 dB / -6 dB | 自适应均衡 |
3.1.2 眼图模板SVG示意图
下图展示了PCIe Gen4标准眼图模板的结构，包含电压裕量、时间裕量以及禁止区域（红色菱形）。
3.2 抖动预算：从比特到链路的误差分配
抖动（Jitter）是信号边沿偏离理想时间位置的偏差。PCIe规范将总抖动（TJ）分解为随机抖动（RJ）与确定性抖动（DJ），并针对不同链路场景分配预算。
3.2.1 抖动分类与来源
- 随机抖动 (RJ)：由热噪声、散粒噪声等物理过程引起，服从高斯分布，无法彻底消除，只能通过电路设计降低幅度。
- 确定性抖动 (DJ)：由特定干扰源引起，包括：
- 数据相关抖动 (DDJ)：码间干扰（ISI）导致，与传输码型相关。
- 占空比失真 (DCD)：时钟占空比偏离50%引起。
- 周期抖动 (PJ)：电源噪声或串扰耦合产生的周期性扰动。
3.2.2 Gen3/Gen4/Gen5抖动预算分配
| 抖动分量 | Gen3 (8 GT/s) | Gen4 (16 GT/s) | Gen5 (32 GT/s) |
|---|---|---|---|
| 总抖动 (TJ @ BER=1e-12) | 0.6 UI (75 ps) | 0.6 UI (37.5 ps) | 0.65 UI (20.3 ps) |
| 随机抖动 (RJ, RMS) | 0.15 UI | 0.15 UI | 0.12 UI |
| 确定性抖动 (DJ) | 0.3 UI | 0.3 UI | 0.35 UI |
| 数据相关抖动 (DDJ) | 0.2 UI | 0.2 UI | 0.25 UI |
3.2.3 抖动预算分配SVG流程图
下图展示了从发送端到接收端的抖动预算分解路径，以及各环节的贡献比例。
3.3 去加重与均衡：补偿信道损耗的关键技术
高频信号在PCB走线中会因趋肤效应和介质损耗而大幅衰减。去加重（De-emphasis）在发送端预补偿高频分量，均衡（Equalization）在接收端恢复信号完整性。两者协同工作，确保眼图在接收端仍保持张开。
3.3.1 去加重技术原理
去加重通过降低后续比特的幅度来突出第一个比特的高频能量。PCIe Gen3/Gen4支持-3.5 dB和-6 dB两档去加重，Gen5则引入更灵活的3-tap FIR滤波器实现自适应去加重。
- -3.5 dB去加重：适用于短距离、低损耗链路（如板内走线 < 10英寸）。
- -6 dB去加重：适用于长距离、高损耗链路（如背板走线 > 15英寸）。
- 3-tap FIR：Gen5允许调整前标（pre-cursor）和后标（post-cursor）系数，精细补偿信道特性。
3.3.2 接收端均衡技术
接收端均衡主要包括连续时间线性均衡（CTLE）和判决反馈均衡（DFE）。
| 均衡类型 | 工作原理 | 适用场景 | Gen3/Gen4/Gen5支持 |
|---|---|---|---|
| CTLE | 模拟高通滤波器，放大高频分量 | 补偿信道高频衰减 | 全部支持 |
| DFE | 数字反馈滤波器，消除ISI后标干扰 | 长链路、高损耗场景 | Gen4/Gen5强制支持 |
| FFE (前馈均衡) | 发送端FIR滤波器，预补偿信道 | 与去加重配合使用 | Gen5引入 |
3.3.3 去加重与均衡协同工作SVG流程图
下图展示了从发送端去加重到接收端均衡的完整信号补偿链路。
3.4 链路异常定位：从眼图到抖动分解
当链路出现误码或训练失败时，物理层电气特性分析是定位根因的第一步。以下是基于眼图和抖动分析的典型定位流程：
- 眼图测试：使用示波器捕获接收端眼图，检查是否侵入模板禁止区。若眼高或眼宽不足，进入下一步。
- 抖动分解：通过抖动分析软件分离RJ与DJ。若DJ占比超过70%，重点检查ISI和串扰源。
- 去加重调整：尝试切换-3.5 dB/-6 dB去加重档位，观察眼图改善情况。若无效，检查发送端FIR系数配置。
- 均衡参数优化：调整接收端CTLE增益和DFE抽头系数，通过链路训练状态机（LTSSM）确认均衡收敛。
- 信道验证：使用TDR（时域反射计）检查PCB走线阻抗连续性，确认过孔、连接器处是否存在反射。
3.5 本章小结
PCIe物理层电气特性是信号完整性设计的核心。眼图模板提供了直观的合规性判据，抖动预算分配指导了链路各环节的设计目标，去加重与均衡技术则是补偿信道损耗、保证信号完整性的关键手段。从Gen3到Gen5，随着速率翻倍，时序裕量急剧缩小，对PCB设计、电源完整性和链路仿真的要求呈指数级上升。掌握这些电气特性参数及其背后的物理机制，是进行MSI中断抖动分析与链路异常定位的基础。