PCB寄生参数对接口一致性测试的影响与整改 - 第4节
4.1 寄生电阻的物理本质
要搞清楚寄生电阻对合规测试的影响，咱们得先回到最基础的东西上——铜箔本身是有电阻的。
你想想看，PCB上的走线不是超导体。铜的电阻率大约是1.72×10⁻⁸ Ω·m。虽然这个值很小，但走线一长、线宽一细，电阻就上来了。我记得刚入行那会儿，觉得几十毫欧能有什么影响？后来在高速SerDes项目上被现实狠狠教育了一回。
那单位长度的电阻怎么算？说白了就是下面的公式：
R = ρ × L / (W × t)
其中：
ρ = 铜的电阻率 ≈ 1.72×10⁻⁸ Ω·m
L = 走线长度
W = 线宽
t = 铜箔厚度一个典型的案例分析：
| 参数 | 取值 |
| 铜箔厚度 | 1oz（约35μm） |
| 走线宽度 | 8mil（约0.2mm） |
| 走线长度 | 6000mil（约15cm） |
| 直流电阻 | 0.92Ω |
嗯，这里要注意——这只是直流电阻。高频下由于趋肤效应，等效电阻会更大。
4.2 直流压降——你以为的电压已经不在了
我在项目中遇到过好几次这样的场景：明明电源模块输出是1.8V，到了芯片引脚一测量，只有1.72V。差距哪来的？寄生电阻上吃掉的。
直流压降用欧姆定律就能算：Vdrop = I × R。看起来简单，但实际影响比你想象的大。
举个例子：
- DDR4 VDDQ = 1.2V，允许纹波±5%即±60mV
- 寄生电阻导致500mA电流下产生50mV压降
- 留给纹波的只剩10mV裕量——基本等于没有
我自己在设计12V电源时遇到过类似问题。一个系统总电流5A，从电源插头到负载路径上共有0.15Ω的寄生电阻。5×0.15=0.75V压降，负载端连11.3V都到不了。合规测试里电压精度这块直接就挂了。
4.3 电阻损耗——信号能量去哪了？
信号在走线上传输，一部分能量会变成热量散失掉。这就是电阻损耗。损耗大了，接收端看到的信号就弱了。
咱们用I²R来算：
Ploss = I² × R
假设信号电流10mA，走线电阻0.5Ω：
Ploss = (0.01)² × 0.5 = 50μW单个线看起来不大，但高速信号有几十上百条同时工作——热效应也不能忽略。
我之前做过一个DDR3项目，控制器到DRAM的地址线群体电阻偏大。仿真时没当回事，结果上测试夹具一看，信号眼图张不开。后来一测直流电阻，每个通道差了0.3-0.5Ω不等。这就是典型的电阻损耗导致信号衰减。
| 走线类型 | 典型直流电阻 | 1GHz下等效电阻 | 损耗影响 |
| 8mil宽，1oz铜，5cm | 0.31Ω | 0.48Ω | 低 |
| 5mil宽，0.5oz铜，15cm | 1.55Ω | 2.10Ω | 中 |
| 4mil宽，0.5oz铜，25cm | 3.87Ω | 5.12Ω | 高 |
4.4 信号幅度衰减——你看到的是缩版
电阻导致信号幅度衰减，这是最直接的后果。信号从驱动端出来时还有幅有型，走到接收端就蔫了。
举个例子，一个1.8V的LVTTL信号：
- 驱动端输出：1.8V
- 经过去耦电容、过孔、走线——每段都有寄生电阻
- 到接收端幅度降为1.65-1.70V
我之前调试过一个出e犯错的案例：HDMI TMDS信号线使用了内层走线，且过孔数量偏多。结果Compliance Test中眼图测试不通过，幅度只有规范要求的下限。查了三天，最终定位到内层走线细+过孔镀铜薄，串联电阻达到了2.8Ω，远高于规范要求的1.0Ω max。
4.5 上升时间退化——信号变慢了
电阻不只影响幅度，它还和寄生电容一起，把信号的上升沿给拖慢了。说白了就是RC延迟。
这个机制是这样的：走线的寄生电阻R和接收端输入电容C构成一个低通滤波器。时间常数τ=R×C。τ越大，信号的上升时间TR就越大。
TR ≈ 2.2 × R × C
假设R=2Ω，C=5pF：
TR = 2.2 × 2 × 5×10⁻¹² = 22ps别小看这22ps。要是信号本来要求上升时间50ps，这直接吃掉近一半的裕量。合规测试里上升时间是重要项目，超标就要重新设计。
我曾经调试过一个USB 3.0项目，SuperSpeed速率5Gbps。合规测试时上升时间测量总是不达标。排查发现是Type-C连接器到主控之间的走线使用了细长内层线，寄生电阻高达4.5Ω，加上接收端12pF的输入电容，时间常数到达54ps，上升时间被拖到118ps以上。规范要求的是100ps max，直接就超了。
解决办法？要么把走线改宽降低电阻，要么用更粗的铜箔，要么缩短走线长度。没有捷径。
4.6 知识结构总览
下面这张图把寄生电阻的影响链条串起来了，你看完能有个整体印象：
4.7 总结与建议
寄生电阻这个东西，太容易被忽略了。初学者往往只盯着电感和电容看，觉得电阻就是直流的事。实际上，它对Compliance Test的影响是全方位的。
- 直流压降——直接吃掉电源纹波裕量，电压合规项过不了
- 电阻损耗——信号能量变热量耗散掉，眼图高度不够
- 幅度衰减——信号到了接收端已经缩水，阈值判断风险大
- 上升时间退化——RC延迟把边沿拖慢，时序合规项亮红灯