3. 寄生参数对信号传播影响机理：传输线理论、低通滤波效应、谐振、反射以及插损回损变化
好，我们进入正题。上一章聊了寄生参数是什么，这一章咱们重点看看——这些看不见摸不着的R、L、C，到底是怎么把信号搞砸的。
我个人习惯把信号传播理解成水流。PCB走线就是水管，过孔是阀门，焊盘是蓄水池。寄生R是水管里的泥沙，寄生C是给管壁开个口子，寄生L是让水流突然拐弯。你想想看，水流量能不受影响吗？
高速信号比低频信号敏感得多。频率高了，波长变短，走线的电气长度不再是“短线”，而是“长线”。这时候，寄生参数就是主角了。
3.1 传输线理论——信号到底怎么跑
低频时，走线就是根导线，信号沿着它走，没什么好说的。但频率高了，情况完全不同。信号不是“流过”导线，而是“以电磁波的形式在介质中传播”。
这时走线就要当作传输线来看了。传输线的核心参数有两个：特征阻抗Z₀和传播延迟Td。
关键公式：
Z₀ = √(L/C) — 单位长度电感和电容决定
Td = √(L×C) — 单位长度传播延迟走线越宽，C越大，Z₀越小；走线越薄，L越大，Z₀越大。
我在项目中遇到过一块DDR3板子，跑800MHz时眼图就是打不开。查下来发现走线阻抗设计的是50Ω，但实际因为层叠和线宽偏差，跑出来只有42Ω。这就是寄生参数在作怪——L和C没算准。
你们做compliance test时，TDR测到的阻抗曲线如果波动超过±10%，那就得回头检查了。信号反射的根本原因，就是阻抗不连续。而阻抗不连续，就是寄生参数在走线上分布不均匀导致的。
| 频率范围 | 传输线模型 | 特点 |
|---|---|---|
| DC ~ 1MHz | 集总模型 | 电阻+电感+电容集总在一起，忽略相位 |
| 1MHz ~ 100MHz | 分布模型（近似） | 考虑延迟，但损耗可忽略 |
| >100MHz | 完整分布模型 | 必须考虑频变损耗和趋肤效应 |
3.2 低通滤波效应——信号的“降速带”
走线不是理想的。每段走线都有寄生电阻R和寄生电容C。串在一起就是RC低通滤波器。高频成分被衰减，边沿变缓，眼图变差。
简单估算：
PCB走线每1英寸长度大约有0.1~0.3pF的寄生电容。10英寸走线就是1~3pF。配合驱动端输出阻抗25~50Ω，-3dB带宽大约在2~6GHz。这个带宽对3Gbps以下的信号还好，但超过5Gbps就开始吃紧。
我见过一个USB3.0的设计，信号走线从SoC到connector绕了整整15英寸。这下好，走线上寄生电容至少4pF，加上连接器焊盘的1pF，总共5pF。驱动端输出阻抗按40Ω算，-3dB带宽只有800MHz左右。USB3.0跑5Gbps？眼图直接关死。
低通滤波效应说白了就是：寄生电容把信号的高频分量滤掉了。高频分量越少，信号的上升时间越慢，抖动越大，眼图越闭合。
3.3 谐振效应——走线变天线
这个很有意思。寄生电感和寄生电容组合在一起，会形成LC谐振回路。当信号频率接近谐振频率时，阻抗发生剧烈变化。
⚠ 谐振频率公式：
f₀ = 1 / (2π √(L × C))如果走线的寄生电感是10nH，寄生电容是5pF，谐振频率大约在712MHz附近。这时候走线阻抗会变得极大或极小，具体看串联还是并联结构。
我曾经调试一块射频板，S参数在900MHz处出现一个诡异的尖峰。加电测试发现那根走线就是根1/4波长的天线，发射效果比天线本身还好。后来用接地过孔阵列把它“钉死”，谐振才消失。
走线谐振会导致两个问题：一是插损在谐振频率点异常变大，二是回损变差。这两个都会直接导致compliance test不通过。特别是眼图测试，谐振点的能量被吞噬，眼图会有一块明显凹陷。
3.4 反射——阻抗不连续的代价
反射是信号完整性里最常见的“敌人”。为什么会产生反射？因为阻抗变了。
反射系数Γ：
Γ = (Z_load - Z₀) / (Z_load + Z₀)如果负载阻抗等于特征阻抗，Γ=0，无反射。
如果负载开路，Γ=+1，全正反射。
如果负载短路，Γ=-1，全负反射。
实际设计中，过孔、焊盘、连接器、拐角、分支都是阻抗突变点。这些地方的寄生电容或电感会让局部阻抗偏离Z₀，产生反射。
你想想看，反射信号叠加到原信号上，边沿会过冲、下冲、振铃。上升到50%的阈值点会被干扰，这就是抖动产生的根源之一。
我建议做compliance test前，先用TDR扫描一下整条走线的阻抗轮廓。如果看到有尖锐的阻抗尖峰或低谷，基本就是寄生参数导致的反射点。我曾经遇到一个HDMI 2.1项目，TDR显示阻抗在某个位置从100Ω掉到72Ω，查了半天，发现是个接地过孔离信号焊盘太近，寄生电容把阻抗拉低了。挪开过孔后，阻抗回到97Ω，眼图立刻好了。
3.5 插损与回损——两个关键指标
| 指标 | S参数 | 含义 |
|---|---|---|
| 插损（Insertion Loss） | S₂₁ | 信号从1端口到2端口的损耗，越小越好 |
| 回损（Return Loss） | S₁₁ | 信号被反射回1端口的比例，越小越好 |
寄生R会让插损变大——说白了就是信号的幅度被走了电阻给消耗掉了。寄生C在高频时对地泄露信号，也是插损变差的原因之一。寄生L则让高频信号“反冲”回来，回损变差。
这两个指标互相影响。回损大了，意味着信号没进负载，被反射回来了。这些反射能量叠加到原信号上，插损测量也会变得不准确。所以在compliance test规范里，一般会同时考核插损和回损的极限值。
判断标准：
- PCIe Gen4要求在4GHz处插损 ≤ -8dB
- USB 3.2要求在5GHz处回损 ≤ -10dB
- DDR5要求插损 ≤ -6dB @ 6.4GT/s
3.6 归纳总结——寄生参数到底干了什么
聊了五点，简单总结一下：
- 传输线理论告诉我们：寄生L和C决定了走线是什么“性格”。阻抗不对，一切免谈。
- 低通滤波效应告诉我们：寄生C和R联手，把信号的高频部分“吃掉”了。眼图闭合的元凶之一。
- 谐振效应告诉我们：LC组合会在某个频率点“共振”，搞出妖蛾子。插损回损的异常尖峰就在这。
- 反射告诉我们：阻抗突变的地方，信号会被“弹回来”。振铃、过冲、下冲、抖动都跟它有关。
- 插损和回损是综合结果：上面四个机理最终都体现在S参数上。合规测试失败往往就是这俩指标出界。
一句话总结：寄生参数通过改变走线的分布RLC，最终改变了信号的波形质量。解决之道在于精确建模、合理层叠、关键线宽优化和必要的仿真验证。
好了，寄生参数这层窗户纸捅破了，后面的很多问题就迎刃而解了。