📚 课程目录第1章寄生参数基本概念

1. 寄生参数基本概念：定义、来源与作用

各位好，今天我们开始第一讲。很多人觉得寄生参数就是“干扰”，这其实是个误区。我做了这么多年SI，越来越觉得寄生参数是高速设计的“影子”。你不想看到它，但它永远跟着你。

说白了，寄生参数就是物理实现过程中，那些我们没打算要、却又不得不带的额外电特性。理想电路图里没有它，一旦你把原理图变成真正的PCB，它就冒出来了。

核心观点： 高速设计不是要消灭寄生参数，而是要理解它、控制它，让它不要影响Compliance Test的结果。

你想想看，PCB上每一条走线、每一个过孔、每一个焊盘，都是导体。有导体就有电阻和电感，导体之间有绝缘介质就有电容。这些“额外的R、L、C”就是寄生参数的主要来源。

具体来说，主要来自以下几个地方：

走线：走线的铜箔有电阻，电流环路会产生电感，相邻走线之间会有寄生电容和互感。
过孔：过孔有一个“多余”的桶状结构，寄生电容和电感都比较明显。特别是高速信号，过孔是巨大的阻抗不连续点。
焊盘：焊盘比走线宽，这种宽度的突然变化会产生额外的寄生电容。我遇到过有些设计，焊盘寄生电容大得直接把信号边缘给“吃掉”了。
连接器：连接器的引脚和接地片会产生显著的寄生电感和互容。尤其是在HDMI、USB这类高速接口上，连接器的寄生参数经常是Compliance Test的瓶颈。

寄生参数主要分为两大类：自参数和互参数。我们一个一个聊。

类型	符号	产生原因	对信号完整性的影响
寄生电阻	R	导体本身的电阻，趋肤效应会放大高频时的电阻	引起IR压降、额外的热损耗、信号衰减
寄生电感	L	电流环路产生的磁场储能	导致振铃、地弹、电压过冲/下冲
寄生电容	C	导体与相邻导体之间的电场储能	增加信号上升时间、造成串扰、影响阻抗匹配
互容	Cm	两条相邻导体之间的电场耦合	产生容性串扰，是近端串扰的主要来源
互感	Lm	两条相邻导体之间的磁场耦合	产生感性串扰，是远端串扰的主要来源

提示： 经验告诉我，在Compliance Test里，寄生电感和互容往往是“隐身杀手”。它们不像电阻那样明显发热，但会造成超出眼图模板的抖动和过冲。

好，我们来看看这些寄生参数到底是怎么“搞事情”的。

首先是寄生电阻。电阻会带来直流损耗和趋肤损耗。高频下，电流只走导体表面，有效截面积减小，电阻变大。我在5G NR的测试中经常遇到，长走线的衰减直接把眼高给压下去了。

然后是寄生电感。这个最讨厌。当信号跳变时，电流变化率很高，寄生电感上会产生一个反向的感应电压，这就是我们常说的L dI/dt噪声。曾经在一个DDR4的设计中，因为走线层切换处过孔太多，寄生电感太大，导致信号过冲超过了VDD的10%，Compliance Test直接不通过。

寄生电容的影响也不能小看。它像一个“小水库”，信号跳变时要给它充电，这就拖慢了信号的上升时间。如果是差分信号，寄生电容不对称还会破坏共模特性，引起EMI问题。

互容和互感主要负责串扰。互容会把信号变化通过电场传导到相邻线，互感则通过磁场耦合。我记得有一次做USB 3.0的Compliance测试，差分对内串扰一直超标，最后查出来是同一层走线间距不够，互容太大了。

Compliance Test说白了就是拿着标准模板去套你的信号质量。眼图、抖动、过冲、去加重、共模电压这些指标，每一个都跟寄生参数脱不了干系。

所以，想通过Compliance Test，必须在设计阶段就把寄生参数管好。

注意： 不要等到样板回来了再开始担心寄生参数。那时候能改的余地很小，代价巨大。我建议，在前仿阶段就要把关键网络的寄生参数提取出来做仿真。

下面这张图，我把它当作这一章的总纲。它把寄生参数的定义、来源、类型和对信号完整性、Compliance Test的影响串在了一起。你看完这张图，心里应该有了一张“地图”。

好，这一章就到这里。寄生参数不是什么玄乎的东西，它就是PCB物理实现的“副产品”。你把来源理清楚、类型分清楚，再配合仿真去管控，Compliance Test就没那么难过了。