首页
›
高速接口与互连
›
056-SATA链路Bring-up与误码测试
›
《高速PCB走线阻抗计算与制造验证》
VIP20
本课程属于:056-SATA链路Bring-up与误码测试
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
高速PCB走线阻抗计算与制造验证
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
阻抗控制概述
什么是特性阻抗?为什么高速PCB需要…
阻抗控制概述
PCB
02
传输线基础
传输线的类型(微带线 · 带状线 · 共面波导)
传输线基础
传输线的类型
03
特性阻抗的关键参数
介电常数(Dk) · 介质厚度 · 线宽
特性阻抗的关键参…
Dk
04
PCB叠层结构设计
叠层对称性 · 参考平面 · 相邻层耦合
PCB
叠层结构设计
05
微带线阻抗计算
公式推导 · 影响因子 · 典型值范围
微带线阻抗计算
公式推导
06
带状线阻抗计算
对称与非对称带状线 · 阻抗公式 · 设计要点
带状线阻抗计算
对称
07
差分阻抗基础
差分信号原理 · 差分阻抗与共模阻抗 · 偶模与奇模
差分阻抗基础
差分信号原理
08
差分微带线设计
间距 · 线宽 · 耦合长度对差分阻抗的影响
差分微带线设计
间距
09
差分带状线设计
层叠结构 · 差分阻抗公式 · 实际设计案例
差分带状线设计
层叠结构
10
共面波导(CPW)阻抗
带地共面波导(GCPW)设计 · 参数计算 · 适用场景
CPW
共面波导
11
阻抗控制的材料因素
FR4 · 高频板材(Rogers · PTFE)
阻抗控制的材料因…
FR4
12
铜箔粗糙度与阻抗
铜箔表面粗糙度对Dk/Df的影响 · 阻抗误差修正
铜箔粗糙度
阻抗
13
线宽与线距的公差控制
PCB制造工艺误差 · 蚀刻补偿 · 阻抗敏感度分析
线宽
线距的公差控制
14
阻抗设计中的参考平面
参考平面连续性 · 跨分割问题 · 回流路径
阻抗设计
参考平面
15
过孔对阻抗的影响
过孔残桩 · 过孔直径 · 过孔反焊盘
过孔对阻抗的影响
过孔残桩
16
阻抗不连续与反射
突变点反射系数 · TDR(时域反射计)原理
阻抗不连续
反射
17
阻抗匹配技术
源端串联匹配 · 末端并联匹配 · AC匹配
阻抗匹配技术
源端串联匹配
18
阻抗测试方法
TDR测试 · 网络分析仪(VNA)测试 · 时域与频域对比
阻抗测试方法
TDR
19
阻抗验证板(Coupon)设计
IPC规范 · 测试线类型 · 认证流程
Coupon
阻抗验证板
20
阻抗仿真工具入门
Polar SI9000 · HyperLynx · SIwave
阻抗仿真工具入门
Polar
21
用Polar计算阻抗
软件界面 · 参数输入 · 结果解读
Polar
计算阻抗
22
用开源工具计算阻抗
ATLC · Qucs · Python脚本(PyEED)的简单…
用开源工具计算阻…
ATLC
23
阻抗控制与信号完整性
眼图 · 插入损耗 · 串扰与阻抗的关系
阻抗控制
信号完整性
24
多层板阻抗控制策略
层叠排列 · 核心与半固化片选型 · 价格平衡
多层板阻抗控制策…
层叠排列
25
阻抗控制中的制造工艺
蚀刻因子 · 压合厚度偏差 · 阻焊层的影响
阻抗控制
制造工艺
26
阻抗控制中的常见问题
阻抗偏高/偏低 · 批次差异 · 设计修改方法
阻抗控制
常见问题
27
高速差分信号(PCIe、DDR、USB)的阻抗要求
各协议标准对比
PCIe
DDR
28
阻抗控制设计检查清单
从原理图到Layout的完整检查要点
阻抗控制设计检查…
Layout
29
阻抗控制实战案例
8层板DDR4设计中的阻抗优化全过程
阻抗控制实战案例
DDR4
30
阻抗控制的未来趋势
毫米波 · 封装基板 · AI辅助阻抗设计
阻抗控制的未来趋…
毫米波
所属VIP或分类
同VIP:ATE测试方案设计与实现
同VIP:ATE测试程序开发教程
同VIP:BERT语言模型文本扰动注入与鲁棒性测试