Shielding基本原理：电磁兼容性（EMC）基础归纳总结
做JESD204B链路设计的人，最怕什么？我告诉你，最怕信号眼图闭合得毫无征兆。有一次客户反馈12.5Gbps链路偶尔丢帧，我排查了大半天，最后发现是机箱开孔位置离连接器太近，屏蔽直接失效了。从那以后，我每次画板都会把EMC基础再过一遍，尤其是屏蔽那点事。
1. EMC的核心三要素
电磁兼容这件事，说白了就三个角色：发射源、耦合路径、接收器。你只要把其中一个管住，问题就解决大半。我习惯在项目一开始就画一张三要素关系图，快速定位瓶颈在哪。
| 要素 | 说明 | JESD204B场景举例 |
|---|---|---|
| 发射源 | 产生电磁干扰的电路或器件 | SerDes输出、时钟合成器、DC-DC开关节点 |
| 耦合路径 | 电磁能量传播的通道 | 差分对共模辐射、连接器缝隙、散热孔洞 |
| 接收器 | 对干扰敏感的电路 | 接收端CDR、锁相环、参考时钟引脚 |
我个人的习惯：在设计阶段把三要素列成清单，每项至少评估两次——一次在原理图评审时，一次在Layout评审时。
2. 屏蔽效能（SE）的物理机制
屏蔽效果好不好，核心看三个数字：反射损耗（R）、吸收损耗（A）、多次反射修正（B）。公式不复杂，但工程把握需要经验。
SE (dB) = R + A + B
R ≈ 168 + 10·log₁₀(σᵣ / μᵣ · f) （远场平面波）
A ≈ 1.314 · t · √(f · μᵣ · σᵣ)
B = 20·log₁₀(1 - e^{-2γt}) （当 A < 10 dB 时不能忽略）
其中 σᵣ 是相对电导率，μᵣ 是相对磁导率，t 是屏蔽厚度（mm），f 是频率（MHz）。注意啊，这个B项很多教材直接忽略，但我在处理1～10GHz频段时发现，薄铜箔的多次反射效应能让你实测SE比理论少3～6dB。嗯，这点一定要算进去。
我曾经犯过的错：参考某芯片厂商推荐屏蔽结构，直接用了0.05mm铜箔。结果20GHz附近SE不足20dB，导致JESD204B误码率超标。后来换成0.1mm铜箔叠加吸波材料才解决问题。屏蔽厚度和材料选择不能只看DC电阻率。
3. 不同材料的屏蔽特性对比
实际产品里，铜、铝、不锈钢、镀锌钢板各有用武之地。我列个表，方便你选型时参考：
| 材料 | 相对电导率 σᵣ | 相对磁导率 μᵣ | 典型厚度 (mm) | 高频SE趋势 (1~10 GHz) | 典型应用 |
|---|---|---|---|---|---|
| 铜 | 1.00 | 1 | 0.05~0.3 | 优，反射损耗高 | 屏蔽罩、柔性导电胶带 |
| 铝 | 0.61 | 1 | 0.5~2.0 | 良，轻量但SE略低 | 机箱外壳、散热器 |
| 不锈钢 | 0.02 | ~500 | 0.1~0.5 | 低频磁屏蔽好，高频差 | 连接器外壳、弹簧指 |
| 导电橡胶 | 0.01~0.1 | 1 | 1.0~3.0 | 中低频可用，高频需填充银粉 | 机箱缝隙密封 |
关键提醒：JESD204B链路常工作在8～12.5 GHz，这时候铜箔的反射损耗占主导，但厚度太薄（＜0.035 mm）会导致吸收损耗不足。我建议使用0.1mm以上的软铜箔，并确保接地阻抗低于10mΩ。
4. 接地与屏蔽的协同设计
你想想看，屏蔽做得多好，如果接地不良，能量全从缝隙里漏出去了。这里有两个工程经验：
- 接地间隔：沿屏蔽体边缘的接地点间距应小于 λ/20（在12.5 GHz时λ≈24mm，所以接地间距≤1.2mm）。我实际项目中会放一排地孔，孔间距0.8mm。
- 混合连接：高频段使用多点接地，低频段单点接地。JESD204B的屏蔽罩通常采用周边密集接地孔（每2mm一个），同时保留一个低频接地焊盘用于ESD泄放。
我曾经掉过的坑：一款25Gbps背板项目，屏蔽罩接地只用了四个螺丝，结果谐振严重，10GHz处SE降低到15dB。后来加了导电泡棉和阵列地孔才压下去。记住，屏蔽罩不是扣上去就完事，接地才是灵魂。
5. 将EMC基础映射到JESD204B链路
把上述内容串起来，你能发现屏蔽设计其实是一个环环相扣的过程。下面这张图我经常在团队内审时用，一图看清核心逻辑：
你看，整个逻辑就是从EMC三要素出发，通过反射、吸收、多重反射三个机制定量计算SE，再落实到材料、接地、缝隙控制三个工程要点。我习惯把这套图贴在办公桌前——每次评审时用它过一遍，基本不会漏项。
实战总结：对JESD204B而言，12.5Gbps链路的屏蔽设计优先级依次是：
① 屏蔽罩接地孔密度（间距≤1mm）
② 缝隙长度控制（不开长条形散热孔，尽量用阵列圆孔）
③ 材料厚度（铜箔≥0.1mm或使用双层屏蔽）
④ 连接器与机箱搭接阻抗（＜5mΩ）
① 屏蔽罩接地孔密度（间距≤1mm）
② 缝隙长度控制（不开长条形散热孔，尽量用阵列圆孔）
③ 材料厚度（铜箔≥0.1mm或使用双层屏蔽）
④ 连接器与机箱搭接阻抗（＜5mΩ）
说到底，EMC不是玄学。你把这些基础物理吃透了，再配合仿真和实测验证，屏蔽问题就可以在设计阶段之前搞定。我带的项目里，凡是照这个流程走下来的，一次通过EMC测试的概率超过八成。