首页
›
高速接口与互连
›
045-TDR阻抗测试与连接器建模
›
《高速互连项目问题定位与解决案例》
VIP20
本课程属于:045-TDR阻抗测试与连接器建模
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
高速互连项目问题定位与解决案例
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
高速互连概述与挑战
高速互连的定义 · 应用场景 · 发展趋势以及问题定位的总体思路
高速互连概述
挑战
02
信号完整性基础概念
时域与频域 · 反射 · 串扰
信号完整性基础概…
时域
03
传输线理论与特性阻抗
传输线模型 · 特性阻抗计算 · 微带线与带状线
传输线理论
特性阻抗
04
反射与端接技术
反射产生机理 · 端接方式(串联 · 并联
反射
端接技术
05
串扰与时序分析
近端串扰 · 远端串扰 · 串扰对时序的影响及减小措施
串扰
时序分析
06
高速数字信号的抖动与误码
确定性抖动 · 随机抖动 · 总抖动
高速数字信号的抖…
误码
07
常用高速串行总线介绍
PCIe · SATA · USB
常用高速串行总线…
PCIe
08
高速互连设计中的电源完整性
电源分配网络(PDN) · 去耦电容 · 电压纹波及噪声
高速互连设计
电源完整性
09
PCB叠层与材料选择
介电常数 · 损耗因子 · 玻璃纤维效应
PCB
叠层
10
布线规则与差分对设计
差分阻抗控制 · 等长绕线 · 间距与耦合
布线规则
差分对设计
11
过孔设计与优化
过孔寄生参数 · 反焊盘 · 背钻
过孔设计
优化
12
连接器与封装的影响
连接器寄生效应 · 封装引线电感 · BGA焊球阻抗
连接器
封装的影响
13
高速互连的仿真工具简介
HFSS · ADS · HyperLynx
高速互连的仿真工…
HFSS
14
时域反射计(TDR)原理与使用
TDR测量阻抗 · 跳变点定位 · 差分TDR
TDR
时域反射计
15
眼图测量与分析
眼图生成原理 · 眼高眼宽 · 模板测试
眼图测量
分析
16
误码率测试(BERT)
BERT工作原理 · 误码率曲线 · 浴盆曲线解读
BERT
误码率测试
17
常见问题一
信号反射导致眼图闭合:现象 · 根因分析 · 端接匹配解决方案
常见问题一
信号反射导致眼图…
18
常见问题二
串扰导致的误码:平行走线过长 · 间距不足 · 屏蔽与隔离措施
常见问题二
串扰导致的误码
19
常见问题三
电源噪声引起的抖动:PDN阻抗谐振 · 去耦不足 · 频率抖动
常见问题三
PDN
20
常见问题四
时钟抖动与相位噪声:时钟源选择 · PLL环路滤波 · 抖动传递
常见问题四
时钟抖动
21
常见问题五
PCB制造公差导致的阻抗偏差 · 介质厚度变化 · 阻抗段设计余量
常见问题五
PCB
22
定位方法一
分层排查法
定位方法一
分层排查法
23
定位方法二
对比测试法:Golden样本对比 · 交叉验证 · 替换法
定位方法二
Golden
24
定位方法三
仿真与实测结合:仿真预测与实测对标 · 参数提取与模型修正
定位方法三
仿真
25
定位方法四
热成像与故障点定位:热点分析 · 异常电流 · 锡珠/桥接检测
定位方法四
热成像
26
案例一
PCIe链路降速问题定位与解决 · 自适应均衡调整
案例一
PCIe
27
案例二
USB 3.0信号质量不良问题 · 连接器接触不良
案例二
USB
28
案例三
DDR内存数据线时序违规 · Vref噪声 · ODT设置优化
案例三
DDR
29
案例四
高速背板互联共振问题:多板互联谐振 · 阻抗不连续点 · S参数分析
案例四
高速背板互联共振…
30
总结与最佳实践
问题定位流程总结 · 设计检查清单 · 团队协作经验分享
最佳实践
问题定位流程总结
所属VIP或分类
同VIP:3D仿真提取S参数操作详解
同VIP:ATE测试中TDR去嵌应用
同VIP:ATE测试系统TDR阻抗测量与信号完整性验证