第3章 传输线理论与特性阻抗

先问你个问题：当你把一根导线从芯片焊盘拉到连接器，信号在线上跑的时候，你觉得它走的是一整段“实心”铜皮吗？

高频下可不是。信号看到的是一个个小电容、小电感串起来的分布式网络。这就是传输线模型。我刚开始做SI仿真的那会儿，老觉得拿个电阻电容搭个π型就能搞定，结果测出来眼图全是泪。后来才明白——必须用传输线眼光看问题。

3.1 传输线模型

一条传输线，在板上就是一段铜走线加上参考平面。简单说，它由四个元件组成：

• R（单位长度电阻）—— 导体的直流和交流损耗
• L（单位长度电感）—— 电流变化产生磁场
• G（单位长度电导）—— 介质漏电（通常很小，高频时忽略）
• C（单位长度电容）—— 导体之间存储电场

这四个元件沿着长度无限细分，组成一个分布参数网络。我习惯把它画成下面这样：

每一个小段Δz都包含串联的R和L，并联的G和C。把无限多个这样的小段连起来，就是真实的传输线。你想想看，信号从一端进去，每走一小段电压都会掉一点、电流也会漏一点，所以沿线的电压电流是连续变化的——这就是分布参数的本质。

3.2 特性阻抗计算

特性阻抗Z₀不是什么神秘数值。它等于传输线上行波的电压与电流之比。对于无损线（R=0, G=0），公式很简单：

Z₀ = √(L/C)

L是单位长度电感，C是单位长度电容。单位都是SI。嗯，这里要注意：实际介质有损耗，但绝大多数高速信号（比如10Gbps以上）在FR4上，损耗主要来自介质，电阻损耗次要。所以用无损近似估算Z₀，工程上够用。

具体到PCB上的走线，微带线和带状线算起来略有不同。我记得有一回画DDR4，把控制线从表层移到内层，没改线宽，结果TDR阻抗直接从50掉到38Ω……后来一算，介质厚度变了。所以必须针对每种结构单独算。

结构	典型Z₀范围	影响因素	常用公式（近似）
微带线	40~80 Ω	线宽、介质厚度、介电常数	Z₀ ≈ 87/√(εᵣ+1.41) · ln(5.98h/(0.8w+t))
带状线	40~70 Ω	线宽、介质厚度、铜厚、介电常数	Z₀ ≈ 60/√εᵣ · ln(1.9h/(0.8w+t))

这些公式我用了很多年，准确度±5%。但如果你要±1%精度——乖乖用2D场求解器（比如Polar SI9000）算吧。

3.3 微带线与带状线

这两个是PCB上最常见的传输线结构。简单说：

• 微带线：走线在表层（顶层或底层），另一面是参考平面（GND或电源）。电场的部分在介质、部分在空气里。所以有效介电常数比板材的Dielectric Constant低一点。
• 带状线：走线在两层参考平面之间，完全埋在介质里。电场全部在介质中，没有空气成分。对称性好，串扰比微带线小至少一半。

我自己做高速串行链路（PCIe Gen5、56G PAM4）时，90%的内层线都用带状线。为什么？因为微带线虽然有“好焊”的优势，但它的电磁场暴露在空气中，容易被干扰，而且辐射强一些。我遇到过一款交换机，10G端口用微带线走长距离，结果隔壁的25G通道误码率一直下不来——把微带线改造成带状线后，问题消失了。

3.4 理论如何指导实践？

说回特性阻抗。你算好了Z₀，还得在PCB叠层里落地。下面是我常用的步骤：

1. 确定目标阻抗（通常50Ω差分100Ω）。
2. 根据板厚和层数，定出介质高度h。
3. 用上面的近似公式初算线宽w。
4. 丢进场求解器精调。
5. 加工后让板厂做TDR测试，反馈实际阻抗。

这个闭环做了三四次后，你对自家工厂的蚀刻偏差、介电常数波动就有感觉了。我习惯在规范里写上“阻抗公差±10%”，但私下希望±5%以内。

好了，这一章的核心其实就一句话：传输线的特性阻抗由截面几何和材料决定，不依赖线长。 你把这个逻辑吃透了，后面看反射、振铃、串扰都会觉得顺理成章。