VIP20
本课程属于：038-高速PCB阻抗控制与走线约束 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

高速PCB差分与DDR总线等长布线设计

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
长度匹配的概念与重要性
为什么需要等长 · 时序预算基础
长度匹配的概念重要性
02
信号传播延迟理论
介电常数 · 传输速度 · 延迟计算公式
信号传播延迟理论介电常数
03
传输线基础
微带线与带状线的特性阻抗及时延差异
传输线基础微带线
04
等长布线的核心原则
组内等长 · 组间等长 · 总长控制
等长布线的核心原…组内等长
05
蛇形线设计
间距 · 幅度 · 补偿量
蛇形线设计间距
06
差分信号与差分对等长
对内等长 · 对间等长 · 共模抑制
差分信号差分对等长
07
T型拓扑与分支长度匹配
分支对称 · stub长度控制
T型拓扑分支长度匹配
08
DDR总线等长要求
DDR3/DDR4/DDR5 时序规…
DDR总线等长要求
09
DDR数据线组内等长
DQS与DQ的skew控制
DDR数据线组内等长
10
DDR地址线/控制线等长
地址/命令/时钟相对延迟
DDR地址线
11
时钟信号长度匹配
时钟树 · PLL反馈路径 · skew
时钟信号长度匹配时钟树
12
高速串行接口（PCIe Gen4/5）长度匹配
lane内等长
PCIeGen4/5
13
SATA/SAS接口等长
差分对 · ac耦合电容的影响
SATA/SAS接口等长
14
以太网接口（1000BASE-T/10GBASE-T）长度匹配。
以太网接口（1000BASE-T/10G… · 核心概念 · 实践要点
BASE-T/10GBA…以太网接口
15
HDMI/DP接口等长
TMDS通道 · AUX通道 · 热插拔
HDMI/DP接口等长
16
USB 3.0/3.1/Type-C 长度匹配
SS差分对 · CC线
USBType-C
17
多片存储芯片（DDR RDIMM/LRDIMM）等长拓扑设计。
多片存储芯片（DDR RDIMM/LRD… · 核心概念 · 实践要点
DDRRDIMM/LRDIMM
18
层叠结构对长度匹配的影响
参考平面 · 介质厚度
层叠结构对长度匹…参考平面
19
拐角与过孔对延迟的影响
等效长度补偿经验公式
拐角过孔对延迟的影响
20
延迟计算与仿真工具
公式法 vs 2D场求解器
延迟计算仿真工具
21
使用HyperLynx进行等长仿真
设置 · 结果分析
HyperLynx使用
22
使用Altium Designer进行等长约束
规则设置 · 绕线
AltiumDesigner
23
使用Cadence Allegro进行等长约束
CM · Auto-Interactive
CadenceAllegro
24
等长绕线的避坑指南
间距不足 · 阻抗突变 · 串扰
等长绕线的避坑指…间距不足
25
高速PCB设计中的时序余量
建立时间 · 保持时间 · jitter
PCB高速
26
长度匹配与信号质量的关系
过冲 · 振铃 · 眼图变化
长度匹配信号质量的关系
27
实际案例分析
DDR4 16bit 等长设计详细步…
实际案例分析DDR4
28
实际案例分析
PCIe Gen4 ×16 等长设计…
实际案例分析PCIe
29
制造公差对等长的影响
蚀刻误差 · 介质厚度变化
制造公差对等长的…蚀刻误差
30
长度匹配的测试与验证
TDR · VNA · 时域测量方法
长度匹配的测试验证