传输线基础：微带线与带状线的特性阻抗及时延差异
说到高速PCB设计，微带线和带状线是最常见的两种传输线结构。我个人习惯把它们看作是一对性格迥异的双胞胎——长相不同，脾气也不同。很多新手容易把这两者搞混，结果在实际走线时发现信号质量和预想差了一大截。
我还在做第一块高速板的时候，就吃过这个亏。当时想当然地认为表层走线和内层走线差不多，结果板子回来后眼图惨不忍睹。后来一查，阻抗对不上，时序也偏了。嗯，从那以后我花了大量时间研究这两者的区别。
什么是微带线与带状线？
先说说定义。微带线指的是走线在PCB的表层或者底层，参考平面在正下方，上方是空气或者阻焊层。说白了就是只有一边有参考平面。
带状线则是走线埋在PCB内部，上下都有完整的参考平面。就像三明治中间的肉一样，被夹得死死的。
这两种结构在高速设计中的应用场景完全不同:
- 微带线：适合表层走线、器件连接、差分对出线
- 带状线：适合内层长距离走线、对串扰敏感的信号、需要严格屏蔽的时钟线
特性阻抗的差异
特性阻抗是传输线的核心参数。它由走线的几何尺寸、介电常数、以及参考平面的距离共同决定。微带线和带状线的特性阻抗计算方法有差异，我常用的是经验公式配合仿真验证。
从本质上看:
- 微带线的电磁场一半在介质里，一半在空气中，所以等效介电常数较低
- 带状线的电磁场完全被介质包裹，介电常数就是板材的DK值
这个差异直接影响了特性阻抗。我用一个实际案例来说明：同样的线宽和介质厚度，微带线的阻抗会比带状线高出不少。
| 参数 | 微带线 | 带状线 |
|---|---|---|
| 参考平面 | 单侧（下方） | 双侧（上下） |
| 介电常数 | 非均匀（部分空气） | 均匀（全介质） |
| 特性阻抗倾向 | 较高（同等线宽下） | 较低（同等线宽下） |
| 阻抗控制难度 | 中等（受阻焊影响 | 较稳定 |
| 串扰 | 相对较大 | 屏蔽好，串扰小 |
你想想看，为什么表层走线阻抗容易受阻焊层影响？因为阻焊层的介电常数和空气不一样，它直接改变了微带线的等效介电常数。我曾经遇到过一个项目，板厂没控制好阻焊厚度，结果表层走线的阻抗偏了8%，整批板子信号质量都下降了。
传播时延的差异
传播时延是长度匹配的根本。信号在传输线中传播的速度，取决于介质的介电常数。
对于微带线，等效介电常数偏低，信号传播速度更快，所以单位长度的时延就小。
对于带状线，等效介电常数就是板材的DK值，信号传播速度相对更慢，所以单位长度的时延就大。
具体的计算公式是这样的：
传播速度 v = c / sqrt(εr_eff)
传播时延 TD = 1 / v ≈ 84.7 * sqrt(εr_eff) ps/inch
其中 c 为光速，εr_eff 为等效介电常数一个实际对比：FR4板材下（DK≈4.2），微带线的单位时延大约为140~145 ps/inch，而带状线的单位时延大约为170~175 ps/inch。看到了吧？两者每英寸差了将近30 ps。
我曾经帮一个做服务器主板的团队排查DDR3时序问题。他们的地址线走线看着长度都差不多，但始终有信号建立时间不满足。后来我用TDR测了一下才发现，有两根地址线走了表层，其他的走了内层，时延差了50多ps。改了走线层叠后，问题解决了。
结构对比图
下面这张图是我整理的一个对比框架，涵盖了微带线和带状线的核心差异。你可以用它来快速回顾本节的知识点。
设计中的实际考量
了解了差异，接下来讲讲怎么用。我总结几个关键点：
- 明确层叠结构：设计开始时就要规划好哪些层走微带线，哪些层走带状线。不同层之间切换时会引入过孔，同样会带来时延和阻抗变化。
- 不要混用做等长：特别是DDR地址线和SerDes差分对，如果一组信号同时用到了微带线和带状线，我建议要么全部走表层，要么全部走内层。实在没办法，也要按电气长度去算，而不是物理长度。
- 考虑加工公差：带状线的阻抗对线宽更敏感，加工后你可能需要做阻抗测试。微带线则要关注阻焊层。
- 仿真验证：很多人只用公式算个大概，我觉得不够。现在仿真工具这么方便，直接用场求解器跑一下阻抗和时延，能避免很多隐患。
好了，微带线和带状线的核心差异就讲到这里。简单说，阻抗不同，时延不同，应用场景也不同。做长度匹配时，搞清楚每段走线是哪种类型，计算正确的电气长度，才能保证信号时序不出问题。