VIP20
本课程属于：038-高速PCB阻抗控制与走线约束 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR5走线约束与阻抗控制实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR5内存技术概述
发展历程 · 关键特性（速率 · 电压
DDR5内存技术概述
02
DDR5电气特性基础
信号电平（VDDQ · VREF） · 时序参数（tCK
DDR5电气特性基础
03
信号完整性基础
反射 · 串扰 · 损耗的概念
信号完整性基础反射
04
PCB层叠设计
层数选择 · 参考层规划 · 关键信号层分配对阻抗的影响
PCB层叠设计
05
阻抗控制基本原理
微带线与带状线的阻抗公式 · 介电常数 · 线宽
阻抗控制基本原理微带线
06
单端走线阻抗控制
目标阻抗（40Ω/60Ω） · 线宽计算 · 误差容忍范围
单端走线阻抗控制目标阻抗
07
差分对走线阻抗控制
差分阻抗（80Ω/100Ω） · 差分对间距 · 耦合区域设计
差分对走线阻抗控…差分阻抗
08
等长约束的原理
飞行时间差异对建立/保持时间的影响 · DDR5的等长误差要求
等长约束的原理飞行时间差异对建…
09
数据线（DQ）等长约束
字节组内等长 · 字节组间等长 · 绕线策略
DQ数据线
10
地址/控制线等长约束
Fly-by拓扑下的等长匹配 · CK与ADDR的相对延迟
地址控制线等长约束
11
时钟线等长约束
差分时钟（CK_t/CK_c）与DQ… · 相位差控制
时钟线等长约束CK
12
参考层设计与回流路径
完整参考平面 · 分割跨越处理 · 过孔回流
参考层设计回流路径
13
走线宽度与间距计算
根据目标阻抗反推线宽 · 线距对串扰的影响 · 3W原则在DDR5中的适用性
走线宽度间距计算
14
微带线与带状线选择
表层微带线的辐射与损耗 · 内层带状线的层叠要求 · 实际项目权衡
微带线带状线选择
15
过孔设计与阻抗连续性
过孔焊盘 · 反焊盘 · 残桩长度对信号质量的影响
过孔设计阻抗连续性
16
串扰分析与隔离
近端/远端串扰 · 保护地线 · 隔离沟槽的应用
串扰分析隔离
17
端接策略
ODT（片上端接）配置 · VTT端接电阻选择 · Stub电阻的应用
端接策略ODT
18
DDR5拓扑结构
Fly-by拓扑的优缺点 · 树形拓扑的适用场景 · 拓扑仿真对比
DDR5拓扑结构
19
信号仿真工具入门
HyperLynx · ADS · SIwave的典型工作流程
信号仿真工具入门HyperLynx
20
仿真前的模型准备
IBIS模型获取 · S参数提取 · PDN模型建立
仿真前的模型准备IBIS
21
时域仿真方法
眼图分析 · 抖动分解 · 时序余量检查
时域仿真方法眼图分析
22
频域仿真方法
S参数回损/插损 · 串扰耦合系数 · 谐振分析
频域仿真方法S参数回损
23
PCB设计规则检查
DRC设置（线宽 · 间距 · 等长）
PCB设计规则检查
24
阻抗测试方法
TDR测试原理 · 探头校正 · 阻抗曲线解读
阻抗测试方法TDR
25
实际PCB设计案例一
DDR5模块布局与扇出 · BGA出线技巧
PCB实际
26
实际PCB设计案例二
DDR5走线详细规划 · 绕线形状与绕线区管理
PCB实际
27
电源完整性对DDR5的影响
PDN阻抗目标 · 去耦电容网络设计
DDR5电源完整性对
28
去耦电容布局
电容容量组合 · 放置位置 · 回路电感最小化
去耦电容布局电容容量组合
29
调试与问题排查
常见信号质量问题定位（眼图闭合 · 时序违规） · 修改建议
调试问题排查
30
总结与最佳实践
DDR5走线约束清单 · 设计检视表 · 项目经验分享
最佳实践DDR5