2. LVDS 电气特性：电压摆幅、共模电压、差分阻抗
面试官问 LVDS 电气特性，其实就三个核心参数：电压摆幅、共模电压、差分阻抗。搞懂它们，你就能搞定信号完整性和 EMI 的八成问题。
我个人习惯把这三点记成「摆幅小、共模稳、阻抗配」。听起来简单，但实际项目中栽跟头的人不少。下面我结合踩过的坑，给你捋一遍。
2.1 电压摆幅——为什么只有 350 mV 左右？
LVDS 的差分电压摆幅标准是 250 mV ~ 450 mV，典型值 350 mV。嗯，这个值很小，比 TTL 的 3.3 V 小了将近一个数量级。
为什么要做这么小？说白了就是为了 降低 EMI 和 减小功耗。电压变化幅度小，信号边沿的 di/dt 就小，辐射噪声自然低。
关键指标：
- 差分输出电压 (VOD)：250 mV ~ 450 mV（典型 350 mV）
- 输出电流：约 3.5 mA（通过 100 Ω 终端电阻产生 350 mV）
- 上升/下降时间：典型 0.3 ns ~ 1.5 ns（取决于驱动器）
我在项目中遇到过一件事：某个 FPGA 板子用了 LVDS 输出，但示波器测到的差分包络只有 180 mV。查了半天，发现是驱动器的电源滤波没做好，导致输出摆幅不足。接收端误码率飙升。所以 摆幅不是越小越好，至少得守住 250 mV 的下限。
2.2 共模电压——1.2 V 是怎么来的？
LVDS 的共模电压 VCM 典型值是 1.2 V，范围一般在 1.125 V ~ 1.375 V。这个值不是随便定的，它是为了兼容 3.3 V 和 1.8 V 电源系统。
你想想看：如果 VCM = 1.2 V，那么信号线的电压范围大约是 1.025 V ~ 1.375 V（以 ±350 mV 摆幅计算）。这个电平落在常见接收器的输入共模范围内，而且离电源轨和地都有足够余量。
共模电压太重要了。我曾经有一块板子，LVDS 线从 PCB 走到 FPC 再到另一个模块，共模电压漂到了 1.6 V。结果呢？接收器直接饱和，数据全错。后来发现是 FPC 上的参考地平面被切断了，共模回流路径不畅。
避坑指南： 我曾经因为共模电压不稳定，花了两天定位一个间歇性误码问题。后来把 LVDS 线缆两端的 GND 用粗铜线短接，共模电压立刻恢复正常。记住：共模路径的阻抗必须足够低。
2.3 差分阻抗——为什么必须是 100 Ω？
LVDS 标准规定差分阻抗为 100 Ω ± 10%。这个 100 Ω 是匹配传输线的关键。
为什么是 100 Ω 而不是 50 Ω 或 120 Ω？因为 LVDS 驱动器的电流源设计为 3.5 mA，在 100 Ω 终端电阻上产生 350 mV 差分摆幅。如果终端阻抗变了，摆幅和信号完整性都会受影响。
差分阻抗由 PCB 走线的线宽、线距、叠层决定。我习惯用 Polar SI9000 或 Altium 自带的阻抗计算器先算一遍，然后让板厂做测试条验证。
| PCB 叠层 | 差分线宽 / 线距 (μm) | 参考平面距离 (μm) | Zdiff (Ω) |
|---|---|---|---|
| 4 层板 (L1-L2: 100 μm) | 120 / 120 | 100 | ≈ 100 |
| 6 层板 (L1-L2: 80 μm) | 110 / 150 | 80 | ≈ 100 |
| 2 层板 (无内层参考) | 200 / 200 | N/A (共面带) | ≈ 100 (难) |
我的经验： 2 层板想做 100 Ω 差分阻抗非常难，耦合度和参考地都不够。如果非要这么做，建议用共面带结构，线宽取 180~220 μm，线距取 150~200 μm，然后让板厂调试。我很少在 2 层板跑高速 LVDS，宁愿加一层地。
2.4 三者关系——一张图说清楚
下面这张 SVG 图把电压摆幅、共模电压和差分阻抗的关系画出来。你看一眼就能记住。
2.5 常见面试追问
面试官可能会追问这些点，我帮你列出来：
- 共模电压如何影响 EMI？ 共模电压波动会在传输线上产生共模电流，这些电流通过线缆共模辐射。所以保持共模稳定能直接降低 EMI。
- 差分阻抗不匹配会怎样？ 信号反射，导致眼图闭合、抖动用大、误码率上升。严重时会产生过冲/下冲，增加辐射。
- 为什么 LVDS 不用 50 Ω 单端阻抗？ 因为 LVDS 是电流驱动，差分 100 Ω 对应每根线对地 50 Ω 单端阻抗（在紧密耦合下），但不是强求每根线都是 50 Ω，而是整体匹配差分 100 Ω。
一个小技巧： 面试时你可以说「我习惯把 LVDS 摆幅、共模、阻抗三者的容差范围记在脑海里。摆幅看 VOD 最小值 250 mV，共模看接收器共模范围（典型 0~2.4 V），阻抗看终端电阻精度。这样快速判断设计是否靠谱。」
2.6 实际设计检查清单
这是我做 LVDS 设计时自己整理的检查点，分享给你：
- ☐ 确认驱动器输出 VOD 在 250~450 mV 范围内（测差分波形）
- ☐ 确认共模电压 VCM 在 1.125~1.375 V 之间（用差分探头测，或单端测并计算均值）
- ☐ 终端电阻 100 Ω ± 1%（用 1% 精度贴片电阻，不要用排阻）
- ☐ PCB 差分阻抗控制 ± 10%，并做 TDR 测试
- ☐ 共模回流路径：LVDS 线缆两端 GND 用低阻抗短接（多点接地）
- ☐ 上升/下降时间不要过快，必要时串小电阻减缓边沿（降 EMI）
嗯，电气特性这块就这些。我个人觉得把这三个参数理解透，LVDS 设计就成功了一半。下次面试官问 LVDS 电气特性，你就从摆幅、共模、阻抗三个角度展开，再结合一个实际案例，加分。