4. LVDS电气特性:电压摆幅、共模电压、差分阻抗、驱动能力、接收灵敏度

LVDS的核心优势,说白了就是低功耗、高速率、抗干扰。但这些优势是怎么来的?全藏在它的电气参数里。本章我们把这些参数掰开揉碎了讲。

我个人习惯先抓一头——电压摆幅。它直接决定了功耗和EMI的底子。

4.1 电压摆幅:为什么只有350 mV?

LVDS的典型差分电压摆幅是250 mV ~ 450 mV,标准推荐350 mV。相比TTL的3.3 V甚至5 V,小了将近一个数量级。功耗呢?P = V² / R,你想想看,电压降到十分之一,功耗降到百分之一。这账谁都会算。

但摆幅太低会不会淹死在噪声里?这就靠差分结构了。信号线和回流线走在一起,外部噪声在两根线上感应出几乎相同的电压,一减就没了。我做过一个项目,在电锯马达旁边跑LVDS链路,线长1.2米,愣是没丢一个像素。

  • 摆幅测量方法:差分探头接P/N,看VOD = VP - VN的峰峰值
  • 摆幅太大:功耗上升、EMI超标、过冲可能导致接收器饱和
  • 摆幅太小:噪声容限不够,容易被串扰或反射吃掉信号
标准 最小VOD 典型VOD 最大VOD
TIA/EIA-644-A 247 mV 350 mV 454 mV
LVDS(ANSI) 250 mV 350 mV 450 mV

关键点:摆幅是由驱动器的恒流源(通常3.5 mA)流过100 Ω终端电阻产生的。VOD = Isource × Rterm。你调整电阻或电流,摆幅就变了。但别乱调,后文会说。

4.2 共模电压:1.2 V的玄机

共模电压VCM是差分对两根线对地的平均电压。LVDS强制在1.125 V ~ 1.375 V之间,典型值是1.2 V。

嗯,这里要注意:共模电压不是凭空定的。它要够低,让输出晶体管的压降不至于让管子进入线性区;又要够高,让接收器的共模输入范围能覆盖。我遇到过一块板子,接口供电是3.3 V,但共模电压跌到了0.9 V,结果接收器虽然没坏,但抖动大了三倍。后来发现是驱动器的电源退耦电容挂了一颗。

避坑指南:我曾经把驱动器和接收器放在不同电源域,中间没有做AC耦合,结果共模电压漂了200 mV。后来在接收端串了100 nF电容,再重新偏置到1.2 V,问题解决。AC耦合后一定要在接收端加偏置电阻网络(通常两个10 kΩ分压到1.2 V)。

4.3 差分阻抗:100 Ω不是随便选的

LVDS标准要求差分线特性阻抗Zdiff = 100 Ω ± 10 Ω(有的系统放宽到±15%)。为什么是100 Ω?

两个原因:第一,功率匹配。3.5 mA × 100 Ω = 350 mV,正好是标称摆幅。第二,常用PCB叠构和线宽线距容易实现100 Ω差分阻抗。你想想看,如果定成150 Ω,线宽要缩到很细,损耗和制造公差都受不了。

差分阻抗由单端线宽、间距、介质厚度决定。公式近似:

Z_diff ≈ 2 × Z_odd × (1 - 0.374 × e^(-0.9 × s/h))  
其中:
  Z_odd = 单端奇模阻抗  
  s = 线间距  
  h = 介质厚度

实际项目中,我推荐用叠层工具(比如Polar Si8000)算好,再投板验证TDR。有次我抄了一块评估板的走线,宽6 mil、间距6 mil、叠层1.6 mm FR4,算出来大概98 Ω。贴上没测,直接投板,结果板厂微调了叠层,实际只有86 Ω。眼图张开度少了30%。

参数 工程值 影响
Zdiff误差 ±10% 反射增加,抖动变大
线宽公差 ±1 mil 阻抗偏移3~5 Ω
间距变化 ±1 mil 耦合变化,串扰升高

警告:差分对内的两根线必须保持等长、等宽、等间距,且不要在中间打孔或跨分割。我见过设计师为了绕等长,在一条线上加了一段蛇形线,另一条没加,结果差分阻抗突变,眼图中心塌了一道口子。

4.4 驱动能力:恒流源与摆幅的关系

LVDS驱动器本质上是一个开关电流源。典型电流是3.5 mA,通过H桥结构切换流向,在接收端100 Ω电阻上形成±350 mV的差分电压。

  • 驱动能力 = 能驱动的传输线长度。线长了,损耗大,摆幅会低于接收器灵敏度阈值
  • 输出电流变化:±10%以内是正常的,超过可能影响摆幅一致性
  • 驱动端摆幅不稳定:检查电源退耦,100 nF + 10 μF放在驱动器近处

我记得有个案例:客户反馈LVDS链路在50 cm线缆上工作正常,但换到1.2米后就随机丢线。实测接收端差分电压只剩180 mV,而接收器灵敏度是100 mV。按说180 mV > 100 mV,为什么还丢?因为高频损耗把快速上升沿的尖峰削平了,有效眼高只有80 mV。最后我们在驱动器端加了一个预加重回路,把第一个bit的电流提到5.5 mA,问题搞定。

4.5 接收灵敏度:100 mV的底线

LVDS接收器的典型灵敏度是±100 mV(差分)。也就是说,只要VIN + 和VIN - 的差值超过100 mV,接收器就能正确判断0或1。相比摆幅的350 mV,这留了250 mV的噪声容限。

但注意,灵敏度是在特定共模电压和共模噪声下的指标。共模电压如果漂出范围(比如低于0.5 V或高于2.0 V),接收器的输入共模抑制比(CMRR)会下降,同样100 mV的差分信号就可能判错。

接收器参数 典型值 备注
差分输入阈值 ±50 mV ~ ±100 mV 数据手册一般标±100 mV,实际有裕量
输入共模范围 0.2 V ~ 2.2 V 超过则可能门限漂移
输入偏置电流 < 20 μA 差分端接后不影响

经验:如果你发现长线链路的误码率高,别急着怀疑接收器。先测一下共模电压和摆幅。我曾在一款车载显示屏上,因为线束屏蔽层接地不良,共模噪声峰峰值达到800 mV,虽然摆幅还有300 mV,但接收器输出抖动翻了4倍。加上铁氧体磁环后,共模噪声降到50 mV以下,问题消失。

LVDS 电气特性知识体系 LVDS 电气特性 电压摆幅 250~450mV 共模电压 1.125~1.375V 差分阻抗 100Ω ±10% 驱动能力 恒流源3.5mA 接收灵敏度 ±100mV 驱动电流 × 终端电阻 = 摆幅 共模电压偏移影响灵敏度 五个参数互相关联,设计时需整体平衡

4.6 综合平衡:别盯着一个参数调

电压摆幅、共模电压、差分阻抗、驱动能力、接收灵敏度,这五个参数就像五个齿轮。你调大摆幅,功耗和EMI跟着上去;你改驱动电流,共模电压也会漂;你换终端电阻,阻抗和摆幅一起变。

我刚开始做LVDS电路时,只盯着摆幅不放,为了追求眼图高度把电流从3.5 mA加到了5 mA。结果EMI测试超标了,返工加屏蔽花了三周。后来学会了整体看:先确认差分阻抗是否在100 Ω附近,再检查共模电压,最后调摆幅。

实用流程:每次调试LVDS链路,按这个顺序检查:① 电源退耦→② 共模电压→③ 差分阻抗(TDR或仿真)→④ 眼图摆幅→⑤ 灵敏度裕量。我自己的项目里,走完前三步就解决了80%的问题。