1. LVDS 技术概述
LVDS，这三个字母在显示工程师的字典里，就像是手机信号满格一样令人安心。它全名叫低压差分信号（Low-Voltage Differential Signaling），早在 90 年代就被 TI 提出来了。为什么这么多年过去了，它还在各种显示屏的肚子里稳稳工作？说白了，它用很低的电压就能跑很高的速度，而且特别能扛干扰。我个人习惯把 LVDS 叫作“显示界的串行高速公路”——车身矮（电压低），并排跑不打架（差分），还特别省电。
1.1 到底什么是 LVDS
先说定义。LVDS 是一种用两个互补的电压信号来传输数据的电气层标准（标准号 TIA/EIA-644）。它的数据线只有一对：一根走正信号，一根走反信号。接收端不看单根线上的电压，而是看两根线的电压差。一般这个差只有 350 mV 左右。你想想看，这么小的摆幅（相比 3.3V 的 CMOS 信号），上升时间能短到几百皮秒，速率轻松上 Gbps。
我遇到过不少刚入行的工程师，一听到“差分信号”就发怵。其实没那么玄。你在 PCB 上画一对等长、等宽的走线，一个走正波形，一个走负波形，就像两个舞者踩着同步的步子在跳恰恰。当外面有个噪声源扑过来时，两根线上会同时耦合进去几乎一模一样的噪声，那么差值一减，噪声就被抵消了。这个就是共模抑制的底层逻辑。
1.2 LVDS 的核心特点
为什么 LVDS 能成为显示链路的常青树？我把它的几个关键特点列出来，你对照着看，就知道它有多实用了。
- 低摆幅，高速率： 信号摆幅只有 350 mV，却可以轻松跑到 3.125 Gbps（甚至更高）。我调过最极端的例子——用 LVDS 在 15 米长的线缆上跑了 1.2 Gbps 的时钟，眼图依然很干净。
- 低功耗： 因为摆幅小，驱动器直流的功耗非常可观。一根差分管道的功耗通常只有 1.5 mW 左右（3.3V 供电，3.5 mA 电流源）。相比 LVTTL，同样速度下功耗只有它的十分之一或者更低。
- 共模噪声抑制： 就像我刚才说的，两根线紧密耦合，外部噪声大多被差分接收器拒之门外。在工业现场，电机启停、逆变器开关那种恐怖噪声环境下，LVDS 链路还能稳如老狗——我亲测过。
- EMI 辐射低： 信号线正反电流方向相反，产生的磁通相互抵消。你看 PCB 上的 LVDS 走线，只要布得对称，很少需要额外的屏蔽或者铁氧体磁环。
- 易于集成： 现在几乎所有的 FPGA、时钟芯片、SerDes 器件都有现成的 LVDS I/O。你不需要外置复杂的驱动器，软件直接配置物理层就行。
我把 LVDS 与普通单端信号放在一个表里做个对比，一目了然。
| 参数 | LVDS | 单端 CMOS (3.3V) |
|---|---|---|
| 信号摆幅 | 约 350 mV (差分) | 0 → 3.3V |
| 典型数据速率 | 100 Mbps – 3.125 Gbps | ≤ 200 Mbps (受限于 EMI 和功耗) |
| 共模抑制能力 | 强（差分布线抵消噪声） | 弱（易受地弹和辐射干扰） |
| 单端功耗（典型） | 约 1.5 mW / 对 | 约 10–30 mW |
| 端接方式 | 100 Ω 差分电阻 | 串联/并联 / 源端 |
1.3 它用在哪些地方？
LVDS 几乎出现在每一个有高速数据传输需求的板级接口上。尤其是在显示链路里，它是最经典的物理层标准之一。
- 平板显示（TFT-LCD / OLED）： 从笔记本屏到 4K 电视，LVDS 一直是驱动板和液晶面板之间的桥接标准。我调过一款 65 寸的商用大屏，走了 4 对 LVDS 数据线和 1 对时钟线，轻松驱动全高清分辨率（1920×1080 @ 60 Hz）。
- 汽车电子： 车载信息娱乐系统、仪表盘、后视摄像头。LVDS 的长线缆能力（能跑十几米）和低温特性使它非常适合车内苛刻的热环境。我参与过的一个项目中，LVDS 链路过 EMC 测试比同轴线方案少用了两个共模扼流圈。
- 工业相机与传感器： 高速机器视觉系统、线阵相机、激光雷达的点云数据板间传输。LVDS 的并行方案能非常容易地做到几十 Gbps 的总带宽。
- 医疗影像设备： 内窥镜、超声探头。差分对可以穿过旋转关节或者插拔缆线，仍然保持信号完整性。
- FPGA / ASIC 片间互连： 是的，LVDS 还经常被用作处理器之间、DDR 缓冲器之间的高速外设连接。
1.4 发展趋势：更高、更快、更强
这几年 LVDS 本身没有发生革命性的变化，但它在应用层面不断进化。我总结一下趋势，供你参考。
- 高速化： 虽然不少新项目开始转向 CML（电流模式逻辑）或者 eDP（嵌入式 DisplayPort），但在一些对功耗和成本极度敏感的领域，LVDS 仍然是首选。最新的 FPGA 已经支持 LVDS 信号速率到 3.125 Gbps（甚至更高通过预加重）。
- 多通道并行： 当你需要支持 4K、8K 分辨率时，就会把很多个 LVDS 通道捆绑起来。比如 4 对数据通道 + 1 对时钟，结合 2x 时钟模式等。
- 功耗进一步降低： 随着工艺节点推进（从 65 nm 到 28 nm、14 nm），LVDS 驱动器的核心电流在缩小，动态功耗也在下降。有些 IP 核已经能做到 0.5 mW / 对。
- 更小的封装和集成度： SerDes IP 直接嵌入到 SoC 内部，不再需要外部独立的 LVDS 收发器芯片。板上 BOM 数量减少，但 SI 设计要求反而提高了。
- 与 POF（塑料光纤）结合： 少数工业场景开始尝试用塑料光纤传输 LVDS，以彻底隔离地环路和雷击风险。但我个人觉得真正量产还需要时间。
1.5 你看，这是 LVDS 的体系结构
下面这张 SVG 图把 LVDS 在显示链路中的位置和你刚刚了解的各个知识点串在了一起。你可以看到一个完整的 LVDS 显示链路从发送端数据串行器到差分传输线，再到接收端解串器。
嗯，以上就是 LVDS 在全貌。你可能会想：这些概念我都知道，但是怎么在具体的显示链路里避开那些坑？别急，后面的章节我们就会深入到信号完整性仿真、PCB 布局、测试方法，甚至拿到实验室去看眼图波形。今天我们先打好这个底子。
最后我再说一句实在的：不管 LVDS 未来被什么新标准取代，理解差分信号的底层物理和电气特性，是你作为硬件工程师永远绕不开的核心能力。所以，我刚才讲的这些，值得你多看几遍。