信号完整性基础

信号完整性，说白了就是保证信号在传输过程中不走样。我刚开始做LVDS显示链路时，总觉得只要线连对了、焊好了，信号就能老老实实传过去。结果第一次调板，眼图直接闭合，连数据都锁不住。后来才发现，走线阻抗、参考平面、跨分割这些看起来不起眼的东西，随便一个就能把信号整得面目全非。

这一章咱们就把信号完整性的概念、为什么重要、以及最常见的三个问题——反射、串扰、抖动——掰开揉碎聊一遍。你在实际项目中迟早都会碰到它们。

什么是信号完整性

信号完整性（Signal Integrity，简称SI）关注的是电气信号从驱动端到接收端过程中，波形是否保持了应有的幅度、形状和时序。简单点说，就是一个数字信号能不能被对面正确地识别为「1」或「0」。

在LVDS这种高速差分链路里，信号完整性尤其敏感。几百兆甚至上Gbps的速率下，哪怕几十皮秒的歪斜、几十毫伏的噪声，都可能导致误码。我记得有一次帮客户排查LVDS屏闪问题，查来查去发现是走线跨了一层分割的地平面，回流路径变长，共模噪声直接淹没了差分信号。换到连续参考平面后，问题立刻消失。

常见信号完整性问题

实际问题中，我们面对的信号完整性故障几乎都能归到三类：反射、串扰和抖动。下面我一个一个讲。

反射（Reflection）

反射是怎么来的？说白了就是信号在传输路径上遇到了阻抗突变。比如从50Ω的走线突然走到一个80Ω的过孔，或者接收端没匹配。一部分信号能量被反弹回来，和原始信号叠加，造成过冲、下冲、振铃。

我在一个LVDS时钟线项目里遇到过极端情况：因为连接器选型不当，导致特征阻抗跳变超过20Ω。示波器上一看，过冲幅度都快赶上电源电压了。接收端时钟芯片直接被烧坏——嗯，别学我，匹配和阻抗控制从设计阶段就要算清楚。

• 根本原因：阻抗不连续（线宽变化、分支、过孔、连接器、末端失配）
• 典型表现：眼图上下沿有尖刺、顶部底部波动、多次回摆
• 解决方法：控制单端/差分阻抗、加串阻/端接、减小拓扑分支

串扰（Crosstalk）

串扰就是一根线上跑的信号不想让旁边那根线安生。在PCB上，相邻走线之间通过互容和互感耦合，上升沿越陡、间距越近、平行长度越长，串扰就越严重。

LVDS是差分信号，共模抑制比能抵抗一部分串扰。但如果你把一对差分线和其他非差分线（比如I²C、GPIO）靠得太近，照样会中招。我做过一个7英寸屏的驱动板，LVDS数据和时钟之间只隔了5mil，结果测出来的抖动比规格书大了三倍。把间距拉开到15mil，再在中间加一根地线，问题立刻解决。

串扰分近端（NEXT）和远端（FEXT），在差分对内的两条线之间更要警惕，否则会把共模噪声变成差模干扰。

抖动（Jitter）

抖动是信号边沿在时间上的随机漂移。对于LVDS显示链路，抖动的直接影响就是时钟和数据的对齐窗口减小，严重时setup/hold无法满足，画面就花了。

抖动通常分为两类：

• 随机抖动（RJ）：来自热噪声、散粒噪声，呈高斯分布，无法完全消除
• 确定性抖动（DJ）：来自电源噪声、串扰、码间干扰（ISI）、开关噪声等，有固定模式

我记得有一次调试4K显示模组，发现水平方向有规律性条纹。用时钟恢复工具分析抖动，看到主频正好和开关电源的脉动频率一致。在电源输出加了一级LC滤波，抖动从80ps降到25ps——画面瞬间干净。

三类问题对比

信号完整性知识体系

下面这张图把信号完整性的核心概念和三大问题之间的关系画了出来。你可以把它当作自己的“故障导航图”——拿到一块出问题的LVDS板卡，顺着这个结构去排查，基本不会漏掉关键点。