3. 差分信号理论基础
好，咱们进入第3章。差分信号，这几乎是整个LVDS链路的核心基础。你如果不理解它，后面所有的阻抗匹配、回流路径、串扰分析都像是在沙子上盖楼。今天我就用自己的理解，把这几个概念掰开揉碎了讲给你听。
3.1 差分信号原理
简单说，差分信号就是用两根线来传一个信号。一根传正相，另一根传反相。接收端只看这两根线的电压差，不看它们对地的电压。
你想想看，传统的单端信号是啥？信号走一根线，参考地是另一根。地平面的噪声会直接叠加到信号上，干扰很大。但差分不一样。
单端信号： 信号线 + GND
差分信号： P线 (正相) + N线 (反相)
为什么LVDS要用差分？好处太明显了：
- 抗共模干扰：外界噪声同时耦合到P和N线上，相减后噪声被抵消。
- 抑制EMI：两根线电流方向相反，产生的电磁场互相抵消，对外辐射小。
- 低电压摆幅：LVDS摆幅只有350mV左右，功耗低，适合高速。
我在项目里遇到过一件事：一块LVDS屏在强电磁干扰环境下画面闪得厉害。单端走线时怎么滤波都没用，换成差分对走线，问题直接解决了。这就是共模抑制的威力。
3.2 共模与差模
这两个概念容易混。我个人的记忆法是这样：
- 差模 (Differential Mode)：两根线上的信号大小相等、方向相反。有用信号就在差模里。
- 共模 (Common Mode)：两根线上的信号大小相等、方向相同。通常它就是噪声。
用公式表示就是：
V_diff = V_P - V_N (差模电压)
V_comm = (V_P + V_N) / 2 (共模电压)
举个实例：假设P线上是1.4V，N线上是1.0V。那么：
- 差模电压 = 1.4 - 1.0 = 0.4V (400mV) —— 这是LVDS典型的摆幅。
- 共模电压 = (1.4 + 1.0) / 2 = 1.2V —— 这是偏置电压。
避坑指南：我曾经在一个项目中，因为共模电压超过了接收器的输入范围，导致LVDS链路完全无法工作。查了半天才发现，是驱动端和接收端的共模点没对齐。记住，LVDS接收器通常要求共模电压在0.05V到2.35V之间。
核心要点：真正的信息在差模里，共模是敌人。差分走线的目标就是最大程度保真差模，同时抑制共模。
3.3 差分阻抗
这就是SI的核心战场了。差分阻抗，说白了就是从差分对的两根线往里看进去的阻抗。
对于LVDS，标准规定差分阻抗是100Ω。为什么是100？不是50，也不是120？因为100Ω能在功耗、速度和信号完整性之间取一个很好的平衡。
我建议你直接把差分阻抗 Z_diff 理解为单端阻抗 Z0 的两倍关系：
Z_diff ≈ 2 × Z0 (当两根线耦合很弱时)
实际 PCB 设计中，由于耦合，Z_diff 略小于 2 × Z0。
怎么算？工程上我们有经验公式：
- 微带线 (外层走线)：线宽w，线距s，介质高度h。差分阻抗 ≈ 2 × Z0 × (1 - 耦合系数)。
- 带状线 (内层走线)：类似，但受上下参考平面影响。
别慌，一般EDA工具（比如Allegro、PADS）里都有层叠计算器，输入线宽、线距、介质厚度，直接帮你算出差分阻抗。我给个典型值你看看：
| 介质厚度 (H) | 线宽 (W) | 线距 (S) | 估算差分阻抗 |
|---|---|---|---|
| 4 mil | 5 mil | 8 mil | ≈ 100Ω |
| 8 mil | 6 mil | 12 mil | ≈ 100Ω |
注意，这只是参考。最后一定要用仿真或者TDR实际测量来校准。
小窍门：控制阻抗最关键的是一致性。偶尔的阻抗偏差可以接受，但整条链路不能有突变。我习惯在关键节点（比如连接器、过孔）做阻抗优化，哪怕麻烦点也得做。
3.4 奇模与偶模
这个部分有点绕。但理解了它，你才算真正吃透了差分信号。
奇模 (Odd Mode)：两根线上信号大小相等、方向相反。这就是我们说的差模激励状态。
偶模 (Even Mode)：两根线上信号大小相等、方向相同。这就是共模激励状态。
为什么搞这两个概念？因为传输线的物理特性在不同模式下不一样：
- 奇模阻抗 Z_odd：一根线在奇模激励下对地的阻抗。它和差分阻抗的关系是：Z_diff = 2 × Z_odd。
- 偶模阻抗 Z_even：一根线在偶模激励下对地的阻抗。它比Z_odd大，因为两根线同向电流会产生互感增强。
关键公式：
Z_diff = 2 × Z_odd
Z_comm = 0.5 × Z_even (共模阻抗)
耦合系数 k = (Z_even - Z_odd) / (Z_even + Z_odd)
举个数值例子：如果算出来Z_odd = 50Ω，那么Z_diff = 100Ω。如果耦合系数是0.2，那么Z_even就会是75Ω。你会发现，耦合越紧（线距越小），Z_even和Z_odd差距越大。
实战理解：你设计差分对时，走线间距s不仅影响Z_diff，更影响奇模和偶模的阻抗。所以，别只盯着100Ω，别忘了检查奇模阻抗的一致性。奇模阻抗突变，信号反射一样会出来。
我记得以前调试过一个HDMI到LVDS的转换板。眼图一直张不开，TDR扫描发现差分阻抗从90Ω跳到了110Ω。后来发现，中间有一段走线间距突然变大了，导致奇模阻抗变大。调整线距后，问题消失。你看，奇模阻抗才是那个“隐形杀手”。
最后总结一下。差分信号不是简单的“两根线传一个信号”，它背后是一整套精密的理论体系。从最基本的原理，到共模/差模的区分，再到差分阻抗的控制，最后落到奇模/偶模的物理本质，每一步都落地有声。我个人的经验是，真正吃透这些理论，你在处理LVDS链路时就不会再像无头苍蝇一样乱试参数了。