VIP20
本课程属于：025-UCIe Die-to-Die互连调试 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

UCIe高速PCB阻抗布线与信号质量验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
UCIe技术概述
从Chiplet到UCIe标准
UCIe技术概述
02
高速PCB设计基础
信号完整性与电源完整性
PCB高速
03
UCIe物理层电气参数
速率 · 电压摆幅 · 阻抗要求
UCIe物理层电气参数
04
PCB材料选择
介电常数 · 损耗角正切对高速信号的影响
PCB材料选择
05
叠层结构设计
参考层分配与信号层间距
叠层结构设计参考层分配
06
特征阻抗控制
单端与差分阻抗的计算与实现
特征阻抗控制单端
07
UCIe差分对布线
等长 · 间距 · 耦合要求
UCIe差分对布线
08
微带线与带状线
应用场景与性能对比
微带线带状线
09
过孔设计优化
过孔寄生参数 · 背钻 · 反焊盘
过孔设计优化过孔寄生参数
10
串扰控制
近端串扰与远端串扰的抑制
串扰控制近端串扰
11
电源分配网络（PDN）设计
去耦电容 · 平面电容
PDN电源分配网络
12
参考平面完整性
裂缝 · 分割与跨分割处理
参考平面完整性裂缝
13
连接器与封装
BGA扇出 · 微带过渡
连接器封装
14
高速信号测试点设计
影响最小化的测试结构
高速信号测试点设…影响最小化的测试…
15
眼图测量与分析
眼高 · 眼宽 · 抖动分解
眼图测量分析
16
抖动来源与分类
随机抖动 · 确定性抖动 · 数据相关抖动
抖动来源分类
17
误码率（BER）浴盆曲线与系统裕量评估
误码率（BER）浴盆曲线与系统裕量评估 · 核心概念 · 实践要点
BER误码率
18
TDR/TDT时域反射测量
阻抗不连续定位
TDR/TDT时域反射测量
19
VNA频域测量
S参数与插入损耗 · 回波损耗
VNA频域测量
20
UCIe链路训练与均衡
CTLE · DFE · FFE基础
UCIe链路训练
21
PCB布局对链路均衡能力的影响
PCB布局对链路均衡能力的影响 · 核心概念 · 实践要点
PCB布局对链路均衡能…
22
实际案例
UCIe链路失效分析与调试流程
实际案例UCIe
23
信号完整性仿真工具
Ansys HFSS · Cadence Sigrity应用
信号完整性仿真工…Ansys
24
预布局阶段的关键设计原则
预布局阶段的关键设计原则 · 核心概念 · 实践要点
预布局阶段的关键…重点
25
布线后仿真与验证
前仿与后仿对比
布线后仿真验证
26
路由优化技巧
走线长度匹配 · 蛇形线设计
路由优化技巧走线长度匹配
27
电源噪声对UCIe链路质量的影响与滤波
电源噪声对UCIe链路质量的影响与滤波 · 核心概念 · 实践要点
UCIe电源噪声对
28
温度与工艺变化下的链路鲁棒性设计
温度与工艺变化下的链路鲁棒性设计 · 核心概念 · 实践要点
温度工艺变化下的链路…
29
量产测试中的高速链路筛查方法
量产测试中的高速链路筛查方法 · 核心概念 · 实践要点
量产测试高速链路筛查方法
30
未来展望
UCIe 2.0以及更高速率的挑战
未来展望UCIe