2、传输线理论
传输线理论，说白了就是搞清楚信号在PCB走线上到底怎么跑的。你想想看，低频时一根导线就是一根导线，可到了GHz级别，走线就变成了一个复杂的分布参数系统。我刚做高速设计那会儿，觉得理论上懂了，结果板子打回来眼图一塌糊涂，才意识到传输线这东西真不能糊弄。
传输线模型
低频电路里我们习惯用集总参数模型——电阻、电容、电感都是一个点。但高速信号波长和走线长度可比的时候，就不能这么干了。为什么呢？因为信号看到的是沿途每一小段导线都有电阻、电感和对地电容，还有导线间的互感。必须用分布参数模型。
| 模型类型 | 适用场景 | 参数 |
|---|---|---|
| 集总参数 | 走线长度 << 信号波长 | 单个R、L、C |
| 分布参数 | 走线长度 ≥ 信号波长/10 | 单位长度R、L、C、G |
我个人习惯用μStrip或Stripline模型做预分析。记得有次处理DDR4的一根DQ线，按集总算阻抗20Ω，结果仿真直接崩了——换成分布参数模型，特性阻抗才50Ω，立马对上了。
特性阻抗：传输线的“身份证”
特性阻抗 Z₀ 是传输线最核心的参数。它不是用万用表能量出来的直流电阻，而是信号在线路上感受到的瞬时阻抗。公式很简单：
Z₀ = √( (R + jωL) / (G + jωC) )无耗线（差不多所有PCB走线都能近似）那就更简单了：
Z₀ ≈ √(L / C)看到了吗？只跟单位长度电感和电容有关。而L和C又由线宽、介质厚度、介电常数决定。我曾经被一个客户问“为什么我50Ω的线仿真出来只有42Ω？”一查，他介质厚度用了1.6mm，但实际板材只有1.2mm——这个误差可大了去了。
传播延时
传播延时就是信号从发送端走到接收端花的时间。计算公式：
Td = √(εr) × 长度 / c其中 εr 是介质的相对介电常数，c 是光速。FR4的εr≈4.2，所以信号在FR4里跑得比光慢一倍还多。我记得有次做DDR3的等长绕线，计算延时差了0.5ns，结果数据建立时间不够。后来我养成习惯：所有等长约束都先算物理长度对应的延时，再结合时序裕量给余量。
普通信号的传播延时一般用ps/inch或ps/mm表示。FR4下典型值：
| 信号层 | 典型延时 |
|---|---|
| 外层微带线 | 140 ~ 150 ps/inch |
| 内层带状线 | 160 ~ 180 ps/inch |
嗯，注意：微带线有部分电场在空气中，所以等效εr比板材小，延时也会略小。
反射系数：阻抗不连续的“报警器”
信号在传输线上走，碰到阻抗变化的地方就会反射。反射系数 Γ 定义为反射电压与入射电压之比：
Γ = (Z₂ - Z₁) / (Z₂ + Z₁)Z₁ 是入射段特性阻抗，Z₂ 是后面那段的阻抗。假如Z₁=50Ω，Z₂=100Ω，那Γ≈0.333，反射回来了1/3的能量。如果Z₂=0（短路）或者∞（开路），反射就是全反射，要么反相反正。
反射系数和回损（Return Loss）直接相关：RL(dB) = -20×log|Γ|。|Γ| < 0.1 算不错，对应RL > 20dB。
知识体系总览
反射系数的实际应用
知道了Γ，还能算出回损和驻波比（VSWR）。VSWR = (1+|Γ|) / (1-|Γ|)。VSWR=1.0表示完美匹配，实际工程做到1.2以内已经不错了。
举个例子：某高速串行链路的收发器要求回损 < -15dB。换算成Γ是0.178，VSWR≈1.43。如果某段走线阻抗偏差超过10Ω（50→40），Γ= -0.111，回损-19dB，勉强够。但再来一个过孔和一个连接器，叠加起来可能超限。所以我的习惯：每一段阻抗偏差控制在5%内，整个链路回损留3dB余量。
最后说一句，传输线理论是信号完整性的地基。特性阻抗、传播延时、反射系数这三样，弄明白了，后面串扰、抖动、损耗才能理解透彻。嗯，今天就到这儿，自己去跑个简单的微带线仿真试试吧。