信号完整性概论
做高速PCB设计，最怕什么？信号跑偏了，眼图闭上了，时序乱了，板子一跑就死机。这些坑，其实都属于同一个领域——信号完整性，也就是SI。
我刚开始带项目时，总觉得能把线连通就行。直到有一次，一块8层板回来，DDR3数据线读写总出错。查了三天，发现是两条地址线等长差了0.5mm，时序偏移直接把眼图关掉了。嗯，从那以后我对SI再也不敢马虎。
什么是信号完整性？
说白了，信号完整性就是信号从驱动端到接收端，能保持正确的形状和时序。你发出一个1.8V的方波，到接收端还是1.8V，上升沿别扭，过冲别超限，到达时间别偏——这就是SI。
数字电路里，信号本质是模拟的。但以前速度低，周期长，走线短，信号怎么走都无所谓。现在DDR4已经跑上3200MT/s，SerDes动不动就25Gbps，一根走线就是一条分布式传输线。我个人习惯把SI看作“信号在传输线上的模拟行为”。
为什么信号完整性如此重要？
原因很简单：误码率。
信号失真太厉害，接收端就判错。一次误码可能只是一帧画面花掉，但如果是控制信号错位，系统直接崩。我曾经碰到过一个项目，USB3.0接口总是间歇性断开。反复测试发现是高速信号过孔导致阻抗突变，反射回来干扰了接收器。换了背钻工艺，问题立刻消失。
SI问题还会带来电磁干扰（EMI）。信号振铃、过冲，都会向外辐射能量。很多产品的FCC认证卡在EMI上，根源往往是SI没做好。
信号完整性的核心目标：确保信号质量、控制时序偏移、降低电磁干扰。三个目标缺一不可。
常见信号完整性问题
我遇到过的问题，归纳下来无非这几类：
| 问题类型 | 产生原因 | 典型影响 |
|---|---|---|
| 反射 | 阻抗不连续（过孔、焊盘、拐角） | 过冲、下冲、振铃 |
| 串扰 | 相邻走线电磁耦合 | 噪声注入、误触发 |
| 地弹 | 大电流同时切换导致地电位波动 | 公共地噪声、输出延迟 |
| 电源噪声 | PDN阻抗过高、去耦不足 | 抖动、眼图闭合 |
| 时序偏移 | 走线不等长、温度/工艺偏差 | 建立/保持时间违规 |
举个例子，反射问题。我有个项目里一条DDR时钟线，过孔打了三个，过孔旁边还没加回流地孔。仿真一看，反射系数0.3，过冲直接超了阈值。修正后加地孔、优化焊盘，反射降到0.05以下。
避坑提醒：我曾经看过一个团队把串扰仿真丢在最后一步，结果板子回来串扰噪声比信号还大。切记：SI问题要提前介入，越早做仿真，改板成本越低。
信号完整性仿真流程概述
做SI仿真不是玄学，有一套成熟的流程。我通常分四大步：
- 预布局仿真（前仿真）——还没开始布线，先用理想传输线模型估算拓扑结构、线宽线距、终端匹配。这时候定下叠层和阻抗目标。
- 后布局仿真（后仿真）——布线完成后提取实际走线的S参数或RLGC模型，检查反射、串扰、时序。
- 电源完整性仿真——分析PDN阻抗，检查去耦电容数量和位置是否足够。
- 验证与调试——对比仿真结果与实测波形，定位问题并迭代优化。
工具方面，主流的有HyperLynx、siwave、HFSS、ADS等。我个人习惯前仿真用HyperLynx快速扫参数，后仿真用siwave抽S参数，再用ADS做系统级眼图。
小经验：很多新人一上来就建全板模型，仿真时间几天几夜还没结果。我的建议是——先做单根关键信号的仿真，把阻抗、拓扑、匹配定下来，再扩展到一组总线。不要一开始就全板3D全波。
下面是本章知识体系的总览图，帮你快速建立全局认识。
这张图概括了本章的核心内容：SI是什么——会出哪些问题——怎么用仿真来避免。后面每一章都会深入一个具体问题或方法，你会发现它们都绕不开这个框架。