3. 量子纠错码与逻辑错误率的关系

要估算逻辑量子比特的错误率，必须先理解一个核心事实：逻辑错误率不是物理错误率的简单缩放，而是由纠错码的结构、码距和编码效率共同决定的。本节从表面码和颜色码的基本原理出发，建立码距、编码率与逻辑错误率之间的定量关系，为后续估算提供理论依据。

一、表面码：二维网格上的稳定子编码

表面码（Surface Code）是目前实验最接近可用的量子纠错码之一。它把物理量子比特排列在二维方格上，数据比特位于格点，测量比特位于面心或边中点。每个测量比特负责一个稳定子：X型稳定子检测四个相邻数据比特的X算符乘积，Z型稳定子检测四个相邻数据比特的Z算符乘积。所有稳定子测量结果构成综合征（syndrome），解码器根据综合征模式推断最可能发生的物理错误并施加纠正。

表面码的关键优势在于其局域性：每个稳定子只涉及邻近比特，阈值较高（约0.5%～1%量级，取决于噪声模型和解码器）。这意味着当物理错误率低于阈值时，增加码距可以指数级压低逻辑错误率。

二、颜色码：三角晶格上的横向门优势

颜色码（Color Code）把量子比特放在三色可着色的三角晶格上，每个面同时承载X型和Z型稳定子，且两种稳定子共享同一组数据比特。其显著特点是支持横向Clifford门：通过逐比特施加物理门即可实现逻辑门，无需复杂的格点手术。代价是颜色码的阈值通常略低于表面码，且解码更复杂。对于需要大量Clifford操作的场景，颜色码在门开销上可能更优；对于以存储和错误抑制为主的场景，表面码更常见。

三、码距与逻辑错误率：指数抑制关系

码距 d 定义为码空间中任意两个码字之间最小汉明距离，也等于可纠正的最大错误数加一。对表面码和颜色码，在物理错误率 p 低于阈值 p_th 时，逻辑错误率近似满足：

p_L ≈ A · (p / p_th)^((d+1)/2)

其中 A 是与码型、解码器和噪声模型相关的常数，指数 (d+1)/2 来自“至少 (d+1)/2 个物理错误才能构成一个逻辑错误”的组合计数。以 p=0.1%、p_th=0.6%、A≈0.1 为例：d=3 时 p_L≈0.1×(1/6)²≈2.8×10⁻³；d=5 时 p_L≈0.1×(1/6)³≈4.6×10⁻⁴；d=7 时约 7.7×10⁻⁵。码距每增加2，逻辑错误率约下降一个数量级——这正是“用物理比特换逻辑保真度”的定量体现。

四、编码率：资源效率的另一面

编码率 k/n 表示每个物理比特承载的逻辑比特数。表面码的编码率约为 1/d² 量级（d×d 数据比特编码1个逻辑比特），颜色码约为 1/d² 量级但常数不同。码距越大，逻辑错误率越低，但所需物理比特数按 d² 增长，编码率迅速下降。因此实际设计需要在“逻辑错误率目标”和“物理比特预算”之间权衡：先由目标 p_L 反推所需码距，再由码距估算物理比特开销。

五、从关系式到估算流程

把上述关系用于实际估算时，可按以下顺序推进。第一步，确定物理错误率 p 及其噪声模型（去极化、比特翻转、测量错误等），因为阈值和常数 A 都依赖噪声模型。第二步，选定码型并查表或仿真得到该码型在对应噪声下的阈值 p_th 与拟合常数。第三步，由目标逻辑错误率 p_L^target 反解码距：

d ≈ 2 · ln(p_L^target / A) / ln(p / p_th) - 1

取偶数向上取整（表面码通常取奇数 d）。第四步，由 d 估算物理比特数：表面码约需 2d²−1 个物理比特（含测量比特），颜色码约需 1.5d² 量级。第五步，用完整关系式回代验证，并考虑解码器效率、边界效应和测量错误带来的修正因子。

六、一个可复用的估算示例

假设某超导平台单比特门错误率 0.05%、双比特门 0.3%、测量错误 0.5%，采用表面码和最小权重匹配解码器，取 p=0.3%、p_th=0.7%、A=0.08。若目标 p_L^target=10⁻⁶，代入反解式得 d≈2×ln(10⁻⁶/0.08)/ln(0.3/0.7)−1≈2×(−11.33)/(−0.847)−1≈25.8，向上取奇数 d=27。物理比特约 2×27²−1≈1457 个。回代验证：p_L≈0.08×(0.3/0.7)^14≈0.08×1.2×10⁻⁶≈9.6×10⁻⁸，满足目标。若把双比特门错误率降到 0.2%，同样目标下 d 可降至约 19，物理比特约 721 个——这说明物理错误率的改善对资源需求有杠杆效应。

需要强调，上述数值属于教学示例中的合理假设，真实芯片需以实测错误率和针对该硬件的解码仿真为准。但关系式的结构是稳定的：逻辑错误率随码距指数下降，物理开销随码距平方增长，编码率随之下降。掌握这三条定量关系，就能在给定硬件参数和目标保真度时，快速判断所需码距与资源规模，为后续的逻辑错误率估算与系统预算打下基础。