1. 课程导入与目标设定
在容错量子计算的研究与工程实践中，我们真正关心的并不是单个物理量子比特有多好，而是一个逻辑量子比特在完成一次有意义的运算时，出错的概率有多大。逻辑量子比特错误率（通常记为 \(p_L\)）是衡量量子纠错方案是否有效、量子硬件是否接近“容错阈值”的核心指标。本课程的任务，就是建立一套从物理层参数出发、经过编码与纠错机制、最终得到逻辑错误率的估算方法，并让这套方法可复现、可比较、可用于工程决策。
需要先明确一个基本认识：逻辑错误率不是直接测量出来的一个常数，而是由物理错误率、编码方案、码距、解码器性能、噪声模型以及电路实现细节共同决定的派生量。因此“估算”二字包含两层含义：一是建立物理错误到逻辑错误的映射关系，二是在给定硬件参数和纠错方案下，预测逻辑错误率随码距变化的趋势，从而判断系统处于阈值以下还是以上。
估算工作的整体框架
从物理错误到逻辑错误，整条链路可以拆成五个相互衔接的环节，每个环节都有明确的输入、输出和关键参数。下图给出了这条全链路的整体结构，也是本课程后续各章展开的骨架。
这条链路的关键在于：前一个环节的输出就是后一个环节的输入。物理层给出的是“每个操作出错的可能性”，编码层把它转换成“每个纠错周期内出现可检测错误的模式”，解码层判断这些模式是否被正确纠正，最终才得到“逻辑比特是否出错”的概率。任何一个环节的假设偏差，都会沿着链路放大，因此估算时必须把每一步的输入和假设写清楚。
核心任务与关键指标
本课程要完成的核心任务可以概括为三件事。第一，建立参数映射：把硬件给出的单比特门错误率、双比特门错误率、读出错误率、退相干时间等，折算成纠错电路中的有效物理错误率。第二，选择并标定估算模型：在阈值以下，逻辑错误率通常随码距呈指数下降，常用形式为 \(p_L \approx A \cdot (p/p_{th})^{(d+1)/2}\)，其中 \(A\) 是与具体电路和噪声模型相关的系数，\((d+1)/2\) 对应可纠正的错误数。第三，做趋势判断与资源换算：给定目标逻辑错误率，反推所需码距和物理比特数，评估工程可行性。
这里要特别强调阈值判定的意义。当物理错误率低于阈值时，增大码距会让逻辑错误率指数下降，这是容错计算成立的前提；当物理错误率高于阈值时，增大码距反而可能让逻辑错误率上升或停滞，此时再堆硬件也无济于事。因此估算工作的第一个判断点，永远是“当前物理参数是否在阈值以下”，而不是急于算出某个具体的 \(p_L\) 数值。
一个可操作的估算示例
为了让框架落地，下面给出一个明确标注为教学假设的示例。假设某超导硬件平台的双比特门错误率为 \(p = 0.5\%\)，采用表面码，解码器对应的阈值约为 \(p_{th} = 1\%\)，系数 \(A\) 取 0.1。按上述幂律模型估算不同码距下的逻辑错误率：
| 码距 d | 可纠正错误数 (d−1)/2 | 指数 (d+1)/2 | 估算 p_L（每轮） |
|---|---|---|---|
| 3 | 1 | 2 | 0.1 × 0.5² = 2.5×10⁻² |
| 5 | 2 | 3 | 0.1 × 0.5³ = 1.25×10⁻² |
| 7 | 3 | 4 | 0.1 × 0.5⁴ = 6.25×10⁻³ |
| 9 | 4 | 5 | 0.1 × 0.5⁵ = 3.13×10⁻³ |
从表中可以看到，码距每增加 2，逻辑错误率大约减半，这正是 \(p/p_{th} = 0.5\) 时指数下降的体现。若目标是把每轮逻辑错误率压到 \(10^{-6}\) 量级，按此趋势需要继续增大码距，同时物理比特数按 \(d^2\) 量级增长，资源开销会迅速上升。这个示例说明：估算的价值不在于给出一个精确数字，而在于揭示“物理参数—码距—逻辑错误率—资源”之间的定量权衡关系。