2. 逻辑量子比特与错误率基础

在讨论“逻辑量子比特错误率估算”之前，必须先厘清四个基础概念：逻辑量子比特、物理错误率、逻辑错误率与阈值。它们之间的关系决定了整个容错量子计算的理论框架，也决定了我们估算逻辑错误率时该看哪些参数、该做什么假设。

一、逻辑量子比特：用冗余换可靠

物理量子比特是硬件层面真实存在的器件，例如超导transmon、离子阱中的单个离子或硅自旋。它天然脆弱：退相干、控制误差、读出误差、串扰都会让它偏离理想态。逻辑量子比特则是把多个物理量子比特按某种编码规则（如表面码、色码、Shor码）组合起来，形成一个受保护的“编码量子比特”。

关键点在于：逻辑量子比特不是一个新的物理器件，而是一个编码空间。以表面码为例，一个距离为 d 的逻辑量子比特通常需要约 d² 量级的物理数据比特，外加若干辅助比特用于稳定子测量。逻辑态 |0_L⟩ 和 |1_L⟩ 是物理希尔伯特空间中两个特定的纠缠态，单比特物理错误可能只让系统在编码空间内“漂移”，而不改变逻辑信息——这正是纠错的价值所在。

二、物理错误率与逻辑错误率

物理错误率（常记为 p）描述单个物理操作或单位时间内单个物理量子比特出错的概率。它通常按操作类型分别给出：单比特门错误率、双比特门错误率、测量错误率、空闲退相干错误率、态制备与读出错误率。工程上常取一个“代表性”的 p 做量级估算，但严谨的估算应区分门错误与测量错误，因为它们在纠错循环中的权重不同。

逻辑错误率（常记为 p_L）指一个逻辑量子比特在完成一次逻辑操作（或经历一个纠错周期）后，逻辑信息发生不可纠正错误的概率。它是容错性能的最终指标，直接决定一个算法需要多少物理资源、能否在可接受时间内跑完。

二者并非线性关系。在阈值以下，逻辑错误率随编码距离增大呈指数下降，近似满足：

p_L ≈ A · (p / p_th)^((d+1)/2)

其中 p_th 为阈值，d 为码距，A 为与具体电路和噪声模型相关的系数（量级通常在 0.1 附近，需通过蒙特卡洛模拟或实验标定）。这个式子说明：降低物理错误率、增大码距，都能指数级压低逻辑错误率，但前提是 p 必须低于 p_th。

三、阈值：容错的分水岭

阈值是这样一个物理错误率临界值：当 p < p_th 时，增大码距能降低逻辑错误率；当 p > p_th 时，增大码距反而使逻辑错误率上升，纠错“越纠越错”。表面码在理想电路级噪声模型下的阈值约为 1%，考虑测量错误与电路细节后实际阈值通常在 0.5%～1% 量级；不同编码、不同噪声模型下阈值差异很大。

阈值不是单一数字，而是依赖噪声模型、解码器性能、电路调度方式的“阈值面”。因此估算逻辑错误率时，必须明确：用的是哪个阈值、噪声是否关联、测量错误是否计入。

四、三类错误及其对逻辑错误的影响

比特翻转（X 错误）使 |0⟩ 与 |1⟩ 互换；相位翻转（Z 错误）使叠加态的相对相位反号；擦除错误（erasure）则是“知道哪个比特丢了”的错误——它不改变剩余比特的值，但位置信息已知。三者的纠错难度差别显著：擦除错误因为位置已知，纠错阈值可显著高于比特/相位翻转错误；而比特翻转与相位翻转在表面码中分别由 X 稳定子和 Z 稳定子探测，二者不对称的物理噪声会导致逻辑错误率呈现方向性差异。

实际系统中，Y 错误可视为 X 与 Z 的复合；退相干往往同时引入比特与相位错误；测量错误则表现为稳定子测量结果翻转，等效于在解码图上引入“时间方向的错误边”。这些都需要在估算时映射到解码图（decoding graph）中统一处理。

五、估算时该怎么做：一个可操作的思路

假设某超导平台给出：双比特门错误率 0.3%，测量错误率 0.8%，空闲退相干等效错误率 0.1%，取表面码阈值 p_th = 0.7%，系数 A = 0.1。若以双比特门错误率作为主导 p = 0.3%，则 p/p_th ≈ 0.43。对 d = 5，指数为 (5+1)/2 = 3，得 p_L ≈ 0.1 × 0.43³ ≈ 0.008，即约 0.8%；对 d = 7，指数为 4，得 p_L ≈ 0.1 × 0.43⁴ ≈ 0.0034，约 0.34%。可见码距从 5 增到 7，逻辑错误率约降为原来的 42%。

但要注意：这个粗算把测量错误“折算”进了 p，实际测量错误率 0.8% 已接近阈值，若直接代入会显著恶化结果。更稳妥的做法是把门错误与测量错误分别映射到解码图的边权重上，用蒙特卡洛采样统计逻辑失败次数，再除以采样次数得到 p_L 的估计值。粗算式适合做量级判断和资源初筛，精细估算必须依赖解码模拟或实验标定。

理解这四个概念与三类错误的差异，是后续建立错误率模型、选择码距、评估资源开销的前提。逻辑错误率不是物理错误率的简单缩放，而是编码、噪声结构与解码能力共同作用的结果。