4. 高速DAC核心架构与选型
量子控制脉冲对DAC的要求与音频、通信领域有本质差异。以超导量子比特为例，典型控制信号是几十纳秒到几微秒的微波包络，需要同时满足：高采样率（通常1~10 GSPS）、足够的无杂散动态范围（SFDR，一般要求>60 dBc）、快速建立时间（<1 ns量级）、低噪声底，以及多通道间的确定性延迟与相位一致性。DAC架构的选择直接决定了这些指标能否同时达成，因此不能只看分辨率位数，而要从架构原理出发评估其在本场景下的适用性。
三种主流架构的工作原理与关键差异
电流舵DAC（Current-Steering DAC）是高速场景的主力架构。其核心思想是将数字码字映射为一组单位电流源的开关组合，通过电流在负载电阻或变压器上的叠加产生模拟输出。常见分段方式为温度计码（高位）+二进制码（低位）混合译码：高位用温度计码保证单调性和低毛刺，低位用二进制码节省面积。电流舵DAC的优点是速度快、建立时间短、易于实现多通道集成，缺点是电流源失配会引入INL/DNL，开关瞬间的电荷注入和时钟馈通会产生毛刺，需要在版图和时序上做归零（return-to-zero）或双开关补偿。
电阻串DAC（Resistor-String / Kelvin Divider DAC）通过电阻分压网络产生2^N个参考电压节点，再由开关阵列选通输出。它天然单调、DNL小、静态精度高，但节点寄生电容和开关导通电阻使建立时间随分辨率指数恶化，通常用于中低速、高精度场合。在量子控制中，电阻串DAC较少直接用于微波脉冲生成，但可作为偏置电压源或校准DAC使用。
Sigma-Delta DAC采用过采样与噪声整形，将量化噪声推到高频，再通过数字滤波器抑制带外噪声。其优势是带内分辨率极高、对模拟匹配要求低，缺点是信号带宽受限于过采样率，且环路延迟导致群延迟较大。在量子控制中，Sigma-Delta适合生成低频包络或偏置调制信号，但难以直接产生GHz级微波脉冲。
面向量子控制的选型评估维度
选型不能只看架构名称，需要把量子控制脉冲的具体指标映射到DAC参数上。以下五个维度是实际工程中最常用来做取舍的依据：
- 信号带宽与采样率：微波脉冲的包络带宽通常在100 MHz~1 GHz，若采用直接射频合成，DAC更新率需达到2~10 GSPS。电流舵DAC最容易达到该量级；Sigma-Delta在同等工艺下通常只能做到几百MSPS，适合基带或中频输出。
- SFDR与噪声底：量子比特对控制脉冲的杂散敏感，SFDR不足会引入非共振激励导致退相干。电流舵DAC通过动态元件匹配（DEM）和校准可将SFDR提升到70 dBc以上；电阻串DAC静态线性好但高频SFDR受开关毛刺限制。
- 建立时间与确定性延迟：多量子比特同步操作要求通道间延迟确定且可重复。电流舵DAC的建立时间可做到亚纳秒级，配合源同步时钟可实现皮秒级通道对齐；Sigma-Delta的群延迟随滤波器阶数增加，不利于确定性时序。
- 通道密度与功耗：量子处理器需要数十到数百路控制通道。电流舵DAC每通道功耗约几十到几百毫瓦，适合高密度集成；电阻串DAC静态功耗低但缓冲器功耗不可忽略；Sigma-Delta数字部分功耗随过采样率上升。
- 校准与维护复杂度：电流舵DAC需要电流源失配校准和时序校准；电阻串DAC几乎免校准；Sigma-Delta需要数字滤波器系数配置。在低温CMOS控制场景下，校准电路的面积和功耗预算是关键约束。
典型选型决策与参数示例
假设一个超导量子比特控制系统需要生成5 GHz微波脉冲，包络带宽200 MHz，SFDR要求>65 dBc，通道数64，通道间偏斜<10 ps。按上述维度评估：电流舵DAC在采样率、建立时间和通道同步上全面占优，是首选架构；电阻串DAC无法满足5 GHz输出；Sigma-Delta受限于带宽和群延迟，不适合直接合成。因此该场景应选择12~14位、5~10 GSPS的电流舵DAC，并配套DEM校准和源同步时钟分配。
若场景改为生成低频偏置电压（<1 MHz）用于量子比特频率调谐，则电阻串DAC或Sigma-Delta DAC更合适：前者静态精度高、无需校准，后者分辨率可达20位以上。此时电流舵DAC的高速度优势无法发挥，反而其失配和毛刺成为负担。
实际工程中的混合使用策略
在真实量子测控系统中，三种架构并非互斥。常见做法是：主控制路径采用电流舵DAC生成微波脉冲，偏置路径采用电阻串DAC提供静态工作点，校准与慢速反馈路径采用Sigma-Delta DAC实现高分辨率低频调节。这种混合架构可以同时满足高速、高精度和低噪声的需求，但需要解决多DAC之间的时序对齐和参考电压共用的串扰问题。工程上通常将电流舵DAC和电阻串DAC放在同一芯片内，共享带隙参考和时钟树，而Sigma-Delta DAC作为独立低速通道通过SPI配置，避免数字噪声耦合到微波路径。
选型的最终依据不是架构的理论优劣，而是量子控制脉冲的具体指标与系统约束的匹配程度。理解每种架构的物理限制和校准需求，才能在采样率、分辨率、SFDR、建立时间、功耗和通道密度之间找到可实现的平衡点。