1. 量子测控系统概述
量子计算机的运算核心是量子比特，而量子比特本身极其脆弱：它既不能直接被“看见”，也无法用普通电压源随意驱动。要让它进入叠加态、纠缠态，读出它的结果，必须依靠一整套精密的电子学系统——这就是量子测控系统。它的本质任务可以概括为一句话：把经典电子信号精确地“翻译”成量子操作，再把量子态极其微弱的响应“翻译”回经典数据。
以超导量子比特为例，量子比特工作在稀释制冷机内约 10 mK 的极低温环境，其能级跃迁频率通常在 4～8 GHz 的微波频段。控制一个量子比特，本质上是用一束频率严格对准其跃迁频率、相位可控、包络可调的微波脉冲去驱动它。脉冲的频率决定“驱动哪个比特”，幅度决定旋转速度，相位决定旋转轴，持续时间决定旋转角度。因此，测控系统输出的不是简单的方波，而是经过精密调制的射频/微波信号。
量子比特测控的基本原理
量子比特的操控与读出遵循量子力学的基本规律。操控方面，一个典型操作是绕 X 轴旋转 π/2 或 π 角，对应把量子态从 |0⟩ 翻转到 |1⟩ 或制备到叠加态。这些操作通过微波脉冲实现，脉冲的相位与时长直接对应旋转轴与旋转角。读出方面，通常采用色散读出：把一个位于腔体谐振频率附近的探测音（readout tone）送入与量子比特耦合的谐振腔，量子比特处于 |0⟩ 或 |1⟩ 时会使腔的谐振频率发生微小偏移，反射回来的信号在幅度和相位上就携带了量子态信息。
问题在于，这个反射信号非常微弱，通常只有单光子量级，且被大量噪声淹没。因此读出链路必须先用低噪声放大器（如行波参量放大器 TWPA、HEMT）放大，再下变频到中频，最后由高速 ADC 采样，通过解调与积分判决区分 |0⟩ 和 |1⟩。整个过程的保真度，直接取决于信号链每一级的噪声、带宽与线性度。
高速 ADC 与 DAC 在量子测控中的角色
在传统仪器方案中，控制脉冲由任意波形发生器（AWG）产生，读回信号由示波器或数字化仪采集，设备庞大、通道数少、同步困难。现代量子测控系统则走向“软件定义”：用高速 DAC 直接合成微波脉冲，用高速 ADC 直接采集读回信号，把调制、解调、混频、滤波等尽可能放到数字域完成。
DAC 的角色是“产生量子操作”。它把数字化的脉冲包络（I/Q 两路）转换为模拟波形，再经上变频搬移到量子比特频率。关键指标包括采样率、垂直分辨率、无杂散动态范围（SFDR）和通道间同步精度。例如，要合成一个 100 ns 的高斯脉冲，DAC 采样率需达到 GS/s 量级才能保证包络平滑；要区分 1° 的相位误差，就需要足够的幅度与相位分辨率。
ADC 的角色是“读取量子结果”。它把下变频后的中频信号数字化，交由 FPGA 做数字解调与积分。关键指标包括采样率、有效位数（ENOB）、信噪比（SNR）和通道隔离度。由于读回信号弱、重复率高，ADC 往往需要在每次实验的微秒级窗口内完成采样，并与 DAC 严格时间对齐。
二者共同构成一个闭环：DAC 发出操控脉冲，量子比特响应，ADC 采集响应，FPGA 判决并反馈。这个闭环的延迟与精度，决定了能否实现量子纠错所需的实时反馈。
系统整体架构与信号链组成
一个典型的超导量子测控系统可分为三层：室温电子学层、低温信号调理层、量子芯片层。室温层包含高速 DAC/ADC 板卡、FPGA、本振源与时钟分配网络；低温层包含衰减器、滤波器、环形器、参量放大器与低噪声放大器；量子芯片层则是量子比特与谐振腔阵列。
信号链分为上行（控制）与下行（读出）两条。上行链：FPGA 生成 I/Q 数字包络 → DAC 转换为模拟中频 → 混频器上变频至微波频段 → 低温衰减与滤波 → 送入量子芯片。下行链：量子芯片反射的读出信号 → 环形器分离 → 参量放大器与 HEMT 放大 → 下变频至中频 → ADC 采样 → FPGA 数字解调与积分 → 判决为 |0⟩ 或 |1⟩。
下面用一张信号链拓扑图展示这一架构，重点标出 DAC、ADC 在链路中的位置以及上下行的方向关系。
从图中可以看到，DAC 位于上行链的起点，ADC 位于下行链的终点，二者通过 FPGA 与时钟网络实现严格同步。环形器是上下行分离的关键器件，它保证微弱的反射信号不会串回控制通道。参量放大器紧贴量子芯片，是决定读出信噪比的第一级。
关键参数与工程约束
在实际系统中，几个参数直接决定测控质量。第一是采样率与带宽：要覆盖 4～8 GHz 的微波频段，通常采用中频方案，DAC/ADC 工作在数百 MHz 至数 GHz 中频，再由模拟混频搬移。第二是通道同步：多比特操控要求各通道脉冲边沿对齐到亚纳秒级，否则相位关系错乱。第三是噪声与线性度：ADC 的 ENOB 每降低 1 bit，读出保真度可能下降数个百分点。第四是反馈延迟：量子纠错要求从读出到下一次操控的延迟控制在数百纳秒内，这对 FPGA 处理与 ADC 吞吐提出很高要求。