3. LVDS发送器（Driver）电路原理：电流模式驱动、共模反馈环路、预加重电路设计
LVDS发送器（Driver）的核心任务是将并行CMOS数据转换为低摆幅（约350mV）、高速串行差分电流信号，并通过100Ω终端电阻在接收端重建电压。T22ULP工艺下，Driver设计需兼顾低功耗、高信号完整性及工艺角鲁棒性。本节从电流模式驱动、共模反馈环路、预加重电路三个维度展开。
3.1 电流模式驱动（Current-Mode Driver）
LVDS标准（TIA/EIA-644）要求输出差分电压幅度为250~450mV（典型350mV），共模电压范围为1.125~1.375V（典型1.2V）。电流模式驱动通过恒定电流源切换方向，在100Ω终端电阻上产生稳定差分电压，具有电源噪声抑制好、摆率可控、功耗与频率弱相关的优点。
核心设计参数： 驱动电流 Idrive = 3.5mA（典型值），终端电阻 Rterm = 100Ω，差分摆幅 Vod = Idrive × Rterm = 350mV。
基本电流模式Driver结构：
- 尾电流源（Tail Current Source）： 由带隙基准或片上偏置产生3.5mA恒定电流，通常采用共源共栅（Cascode）结构提高输出阻抗和PSRR。
- 开关对（Switching Pair）： 由四个NMOS/PMOS交叉耦合开关管组成，根据输入数据D/D#控制电流流向OUTP/OUTN。
- 共模偏置电阻（Common-Mode Bias Resistors）： 在输出节点到VCM之间提供直流偏置路径，稳定输出共模电平。
| 参数 | 符号 | 典型值 | 单位 | 说明 |
|---|---|---|---|---|
| 驱动电流 | Idrive | 3.5 | mA | 决定差分摆幅 |
| 差分输出电压 | Vod | 350 | mV | 100Ω终端上产生 |
| 输出共模电压 | VCM | 1.2 | V | 需共模反馈环路稳定 |
| 输出阻抗 | Rout | >10 | kΩ | 电流源共源共栅结构 |
| 上升/下降时间 | tr/tf | <0.5 | ns | 20%~80% |
版图协同要点： 电流模式Driver的开关对需严格匹配，版图采用共质心（Common-Centroid）布局，并在开关管周围添加虚拟管（Dummy）以减少边缘效应导致的电流失配。
3.2 共模反馈环路（Common-Mode Feedback, CMFB）
由于工艺偏差、温度变化及电源噪声，输出共模电压VCM会偏离目标值（1.2V）。共模反馈环路通过检测输出共模电平，反馈调节尾电流源或偏置电阻，将VCM锁定在参考电压VCM,ref附近。
CMFB环路工作原理：
- 共模检测： 采用两个大电阻（RCM ≈ 10kΩ）从OUTP和OUTN取平均电压 VCM,sense = (VOUTP + VOUTN)/2。
- 误差放大： 误差放大器（EA）比较VCM,sense与VCM,ref，产生误差电压Verr。
- 反馈调节： Verr控制尾电流源的栅极偏置电压，微调驱动电流，使VCM,sense趋近VCM,ref。
稳定性约束： CMFB环路需保证相位裕度 > 60°，避免在数据跳变时产生共模振荡。通常在主极点处添加米勒补偿电容（Cc ≈ 0.5~1pF），并确保环路带宽远低于数据速率（< 1/10 数据率）。
3.3 预加重电路设计（Pre-Emphasis）
在高速传输（>1Gbps）中，信道损耗（趋肤效应、介质损耗）会导致码间干扰（ISI），使眼图闭合。预加重通过在数据跳变沿瞬间增大驱动电流（过冲），补偿高频衰减，在接收端恢复清晰眼图。
预加重实现方式：
- 主抽头（Main Tap）： 提供正常驱动电流 Imain（3.5mA）。
- 预加重抽头（Pre-Emphasis Tap）： 在数据跳变时额外注入电流 Ipe（通常为 Imain 的 20%~50%），持续时间为 1~2 个UI（单位间隔）。
- 电流叠加： 跳变瞬间总电流 Itotal = Imain + Ipe，稳态时仅 Imain。
预加重强度控制： 通过数字寄存器配置预加重系数 Kpe = Ipe / Imain，典型范围为 0.2~0.5。过大的预加重会导致信号过冲超标（EMI问题），过小则无法补偿信道损耗。
| 信道损耗（dB @ Nyquist） | 推荐预加重系数 Kpe | 额外电流 Ipe（mA） | 适用场景 |
|---|---|---|---|
| < 3 | 0.2 | 0.7 | 短距离背板（< 10cm） |
| 3 ~ 6 | 0.3 | 1.05 | 中等距离连接器 |
| 6 ~ 10 | 0.4 | 1.4 | 长距离电缆（> 30cm） |
| > 10 | 0.5 | 1.75 | 极端损耗（需配合均衡） |
3.4 版图布局协同要点
LVDS发送器的版图布局直接影响信号完整性、电源噪声抑制及工艺鲁棒性。以下为T22ULP工艺下的关键协同设计规则：
- 电流源与开关对隔离： 尾电流源使用深N阱（DNW）隔离，减少衬底噪声耦合；开关对靠近输出PAD放置，缩短差分信号路径。
- 共模检测电阻匹配： RCM 采用单位电阻阵列（如10×1kΩ串联），版图使用叉指（Interdigitated）结构，确保检测精度。
- 预加重抽头电流镜： 主抽头与预加重抽头的电流镜比例由MOS管宽长比决定，版图采用共质心布局，匹配误差 < 1%。
- 电源去耦： 在Driver电源域（VDDIO）放置MIM电容（~10pF）和深沟槽电容（~50pF），抑制高频开关噪声。
- ESD保护： 输出PAD采用双二极管+GGNMOS结构，版图遵循LVDS共模范围（0~2.4V）的击穿电压约束。
设计检查清单： ① 电流源输出阻抗 > 10kΩ；② CMFB环路相位裕度 > 60°；③ 预加重系数可配置范围 0.2~0.5；④ 版图匹配误差 < 1%；⑤ 电源去耦电容总容量 > 60pF。