VIP20
本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

OpenROAD 综合案例实战教程

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
OpenROAD 初探
什么是 OpenROAD？为什么选择…
OpenROAD初探
02
环境搭建
在 Ubuntu 上从源码编译 Op… · 解决常见依赖问题
环境搭建Ubuntu
03
设计输入
理解 Verilog 网表 · SDC 约束 · Liberty 库文件
设计输入Verilog
04
综合流程概览
从 RTL 到网表的完整流程 · yosys 与 OpenROAD 的…
综合流程概览RTL
05
Yosys 基础
使用 Yosys 读取 Verilo… · 执行 `synth` 命令 · 生成第一版网表
YosysVerilo
06
Yosys 进阶
逻辑优化 · 技术映射 · dfflibmap 与 abc 命令…
Yosys进阶
07
OpenROAD 综合脚本
编写第一个 Tcl 脚本 · 调用 `read_verilog · link_design
OpenROAD综合脚本
08
时序约束入门
创建 SDC 文件 · 定义时钟周期 · 输入输出延迟
时序约束入门SDC
09
综合策略
面积优先 vs 时序优先 · 通过 `set_strategy`…
综合策略vs
10
层次化综合
处理多模块设计 · 使用 `flatten` 与 `hi…
层次化综合处理多模块设计
11
综合报告解读
分析 `report_area · report_timing · report_power` 输出
综合报告解读report
12
常见综合错误
解决 `unresolved ref… · missing library · timing violation`…
常见综合错误unresolved
13
综合优化技巧
寄存器重定时 · 资源共享 · 操作数隔离的实际应用
综合优化技巧寄存器重定时
14
扫描链插入
使用 `dft_drc` 与 `df… · 为测试做准备
扫描链插入dft
15
功耗优化
门控时钟插入 · 操作数隔离 · 多阈值库选择
功耗优化门控时钟插入
16
静态时序分析入门
OpenSTA 集成 · report_checks` 与 `…
静态时序分析入门OpenSTA
17
时序收敛
修复 setup 与 hold 违例 · 调整 `set_max_delay`…
时序收敛setup
18
综合后仿真
生成 SDF 文件 · 使用 VCS 或 Icarus Ve…
综合后仿真SDF
19
工艺库适配
将设计从 Nangate45 迁移到… · 修改 Liberty 与 LEF 文…
工艺库适配Nangate45
20
脚本自动化
使用 Python 调用 OpenR… · 批量运行综合任务
脚本自动化Python
21
综合结果可视化
使用 `report_timing… · 用 Python 绘制时序直方图
综合结果可视化report
22
综合与布局的交互
理解 `estimate_paras…
综合布局的交互
23
多时钟域设计
处理异步时钟域 · 设置 `set_clock_grou…
多时钟域设计处理异步时钟域
24
综合约束检查
使用 `check_setup` 与… · 确保约束完整性
综合约束检查check
25
综合与物理设计的衔接
输出 DEF 与 LEF 文件 · 为布局布线做准备
综合物理设计的衔接
26
综合调试技巧
使用 `debug_synth` 模… · 追踪逻辑优化过程
综合调试技巧debug
27
综合性能调优
多线程综合 · 内存管理 · 大型设计的综合策略
综合性能调优多线程综合
28
综合与形式验证
使用 `yosys-smtbmc`…
综合形式验证
29
综合实战
综合一个 RISC-V 处理器核心（… · 完成从 RTL 到网表的全流程
综合实战RISC-V
30
综合项目总结
回顾常见陷阱 · 分享最佳实践 · 展望 OpenROAD 未来版本特性
综合项目总结回顾常见陷阱