首页
›
芯片设计与FPGA
›
042-OpenROAD 芯片后端设计
›
《OpenROAD 后端实战练习项目》
VIP20
本课程属于:042-OpenROAD 芯片后端设计
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
OpenROAD 后端实战练习项目
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
OpenROAD 初探
开源 EDA 的崛起 · OpenROAD 项目背景与目标 · 工具链全景概览
OpenROAD
初探
02
环境搭建
Ubuntu 系统准备 · 依赖库安装 · 从源码编译 OpenROAD
环境搭建
Ubuntu
03
设计输入与准备
RTL 设计文件 · Liberty 库文件 · LEF/DEF 文件
设计输入
准备
04
逻辑综合基础
Yosys 与 ABC 工具介绍 · 综合流程 · 读取 RTL 与库
逻辑综合基础
Yosys
05
综合实战
编写综合 Tcl 脚本 · 运行综合 · 分析综合报告
综合实战
Tcl
06
综合后检查
综合网表检查 · 扇出与扇入分析 · 跨时钟域检查
综合后检查
综合网表检查
07
Floorplan 规划
芯片尺寸设定 · I/O Pad 布局 · 宏单元摆放
Floorplan
规划
08
Floorplan 实战
OpenROAD Floorplan… · 宏单元自动摆放 · 手动调整
Floorplan
OpenROAD
09
电源网络设计
电源环 · 电源条带 · 电源轨
电源网络设计
电源环
10
电源网络实战
生成电源网络脚本 · 运行 PDN 生成 · 检查电源网络连接
电源网络实战
生成电源网络脚本
11
布局规划
全局布局与详细布局概念 · 可布线性驱动布局 · 标准单元放置
布局规划
全局布局
12
布局实战
运行全局布局 · 运行详细布局 · 布局拥塞分析
布局实战
运行全局布局
13
时钟树综合基础
时钟树概念 · 时钟偏差与时钟抖动 · 时钟树综合目标
时钟树综合基础
时钟树概念
14
时钟树综合实战
CTS 脚本编写 · 运行 CTS · 时钟树报告分析
时钟树综合实战
CTS
15
布线基础
全局布线 · 详细布线 · 布线层与设计规则
布线基础
全局布线
16
布线实战
运行全局布线 · 运行详细布线 · 布线后 DRC 检查
布线实战
运行全局布线
17
静态时序分析基础
STA 概念 · 建立时间与保持时间 · 时序路径分类
静态时序分析基础
STA
18
静态时序分析实战
使用 OpenSTA 进行 STA · 读取 SDC 约束 · 分析时序报告
静态时序分析实战
OpenSTA
19
功耗分析基础
动态功耗与静态功耗 · 功耗分析流程 · 功耗优化方法
功耗分析基础
动态功耗
20
功耗分析实战
运行功耗分析 · 功耗报告解读 · 低功耗技术应用
功耗分析实战
运行功耗分析
21
物理验证基础
DRC 与 LVS 概念 · 天线效应 · 金属密度检查
物理验证基础
DRC
22
物理验证实战
使用 KLayout 或 Magic… · LVS 检查 · 修复物理违例
物理验证实战
KLayout
23
设计规则检查
常见 DRC 违例类型 · DRC 修复策略 · DRC 清理流程
设计规则检查
DRC
24
天线效应修复
天线效应原理 · 跳线插入 · 二极管添加
天线效应修复
天线效应原理
25
ECO 流程
功能 ECO 与时序 ECO · ECO 脚本编写 · ECO 实施与验证
ECO
流程
26
ECO 实战
基于时序违例的 ECO · 基于功能修改的 ECO · ECO 后 STA 检查
ECO
基于时序违例的
27
GDSII 生成
GDSII 文件格式 · StreamOut 流程 · GDSII 验证
GDSII
生成
28
GDSII 实战
使用 OpenROAD 输出 GDS… · GDSII 导入检查 · 物理验证
GDSII
OpenROAD
29
完整流程整合
从 RTL 到 GDSII 的完整脚… · 流程自动化 · 结果检查
完整流程整合
RTL
30
项目实战与总结
小型 RISC-V 核后端实现 · 常见问题与解决方案 · 课程总结与展望
项目实战
RISC-V
所属VIP或分类
同VIP:OpenROAD-参数配置与约束设置指南
同VIP:OpenROAD-后端案例解析教程
同VIP:OpenROAD-后端设计开发与项目实践