VIP20
本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

OpenROAD 常见问题排查与优化

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
OpenROAD 概览与安装
OpenROAD 是什么？它的核心价…
OpenROAD概览
02
OpenROAD 流程初探
从 RTL 到 GDSII 的完整流… · placement · CTS
OpenROAD流程初探
03
环境变量与配置文件
.cshrc/.bashrc 配置 · PDK 路径设置 · Tcl 脚本的初始化与 source…
环境变量配置文件
04
设计输入与数据准备
读取 Verilog · Liberty · LEF/DEF 文件。常见报错
设计输入数据准备
05
Floorplan 规划与常见陷阱
核心面积设定 · IO 规划 · 电源网络预布局。我踩过的坑
Floorplan规划
06
电源网络综合（PDN）
如何用 pdngen 生成电源网格？…
PDN电源网络综合
07
标准单元放置（Placement）
Global placement 与…
Placement标准单元放置
08
时钟树综合（CTS）
时钟偏差（skew）与插入延迟（in…
CTS时钟树综合
09
布线（Routing）
Global routing 与 D… · 短路 · 开路问题的排查思路
Routing布线
10
静态时序分析（STA）入门
OpenSTA 的基本用法
STA静态时序分析
11
时序优化实战
调整驱动强度 · 插入 buffer · 调整时钟相位。我常用的几个优化命令
时序优化实战调整驱动强度
12
功耗分析
用 OpenROAD 做动态功耗与静…
功耗分析OpenROAD
13
IR Drop 分析与修复
电源网格的电阻压降
IRDrop
14
天线效应修复
什么是天线效应？如何在 routin…
天线效应修复routin
15
DFM 与可制造性设计
金属密度 · CMP 热点 · 通孔覆盖。这些规则不满足
DFM可制造性设计
16
层次化设计（Hierarchical Design）
Block-level 与 Top-…
HierarchicalDesign
17
Tcl 脚本调试技巧
用 puts · report_property 排查…
Tcl脚本调试技巧
18
日志文件解读
如何从大量的 log 中快速定位 E…
日志文件解读log
19
常见错误代码解析
OpenROAD 的退出码含义
常见错误代码解析OpenROAD
20
内存与性能优化
为什么我的流程跑得这么慢？如何通过多… · 减少迭代来提速
内存性能优化
21
GUI 可视化调试
使用 OpenROAD GUI 查看…
GUI可视化调试
22
与第三方工具集成
如何将 OpenROAD 的结果导入…
第三方工具集成OpenROAD
23
PDK 兼容性问题
不同工艺节点（28nm · 12nm）的配置差异
PDK兼容性问题
24
时序约束（SDC）编写
create_clock · set_input_delay · set_output_delay 的…
SDC时序约束
25
多电压域设计
Level shifter 与 Is…
多电压域设计Level
26
ECO 流程
工程变更单的实现
ECO流程
27
Signoff 检查
DRC · LVS · ERC 的基本概念
Signoff检查
28
版本管理与回归测试
用 Git 管理设计版本
版本管理回归测试
29
社区资源与求助技巧
如何高效地在 GitHub/Slac…
社区资源求助技巧
30
综合案例实战
一个从 RTL 到 GDSII 的完… · 一步步解决所有问题
综合案例实战RTL