VIP20
本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

OpenROAD 工程实务操作手册

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
OpenROAD 概览与生态
OpenROAD 项目背景 · 开源 EDA 愿景 · 工具链组成（从 RTL 到 GDSI…
OpenROAD概览
02
环境搭建与安装
系统要求（Ubuntu/CentOS… · 源码编译 vs 二进制安装 · 依赖管理
环境搭建安装
03
设计输入与准备
RTL 文件组织 · Liberty/LEF/DEF 文件… · SDC 约束文件准备
设计输入准备
04
综合（Yosys + ABC）
Yosys 逻辑综合流程 · ABC 技术映射 · 面积与时序优化策略
YosysABC
05
综合实战
RTL 综合实例 · 分析综合报告 · 常见综合问题排查（扇出过大
综合实战RTL
06
布局规划（Floorplan）
芯片面积估算 · IO Pin 规划 · 电源网络规划（PG）
Floorplan布局规划
07
布局规划实战
使用 OpenROAD 进行 Flo… · 查看布局结果 · 调整利用率与宽高比
布局规划实战OpenROAD
08
电源网络综合（PDN）
电源环（Ring） · 电源条带（Stripe） · 电源轨（Rail）生成
PDN电源网络综合
09
标准单元布局（Placement）
全局布局与详细布局 · Placement 优化 · 拥塞（Congestion）预估
Placement标准单元布局
10
布局实战
运行自动布局 · 查看布局密度图 · 修复布局违例（如局部密度过高）
布局实战运行自动布局
11
时钟树综合（CTS）
时钟树概念 · 时钟偏差（Skew）与插入延迟（La… · H 树与网格结构
CTS时钟树综合
12
CTS 实战
OpenROAD 中运行 CTS · 分析时钟树报告 · 时钟缓冲器（Buffer）插入策略
CTSOpenROAD
13
布线前优化
Setup/Hold 修复 · 逻辑等价性检查 · 扫描链重排序（Reorder）
布线前优化Setup/Hold
14
详细布线（Routing）
全局布线 vs 详细布线 · 布线层设置 · 天线效应修复
Routing详细布线
15
布线实战
运行详细布线 · 查看布线结果 · 处理布线短路与断路
布线实战运行详细布线
16
时序分析与修复（OpenSTA）
静态时序分析基础 · Setup/Hold 检查 · 多时钟域分析
OpenSTA时序分析
17
时序修复实战
分析时序报告 · 插入 Buffer 修复 Setup · 调整时钟相位修复 Hold
时序修复实战分析时序报告
18
物理验证（DRC/LVS）
设计规则检查（DRC）基础 · 版图与原理图一致性检查（LVS） · 常见违例类型
DRC/LVS物理验证
19
物理验证实战
运行 DRC 检查 · 解读 DRC 报告 · 修复最小间距/最小宽度违例
物理验证实战DRC
20
功耗分析
动态功耗与静态功耗 · 功耗分析流程 · 低功耗设计技巧（时钟门控
功耗分析动态功耗
21
功耗优化实战
使用 OpenROAD 进行功耗评估 · 替换低阈值单元 · 优化时钟网络
功耗优化实战OpenROAD
22
可制造性设计（DFM）
光学邻近效应（OPC） · 冗余通孔插入 · 金属填充（Metal Fill）
DFM可制造性设计
23
DFM 实战
运行金属填充 · 检查通孔覆盖率 · 生成 DFM 报告
DFM运行金属填充
24
层次化设计（Hierarchical Design）
模块划分 · 顶层与子模块接口 · Blockage 与 Halos
HierarchicalDesign
25
层次化设计实战
创建层次化 Floorplan · 管理跨模块时序 · 合并 GDSII
层次化设计实战Floorplan
26
脚本化与自动化
Tcl 脚本基础 · OpenROAD 命令封装 · 批处理流程设计
脚本化自动化
27
脚本实战
编写完整自动化流程脚本 · 参数化设计 · 日志与报告收集
脚本实战编写完整自动化流…
28
GDSII 输出与签核
StreamOut 流程 · GDSII 文件结构 · 签核检查清单
GDSII输出
29
常见问题与调试
工具崩溃处理 · 内存不足优化 · 设计规则违例批量修复
常见问题调试
30
综合项目实战
从 RTL 到 GDSII 完整流程… · 项目文档撰写 · 结果分析与汇报
综合项目实战RTL