VIP20

本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

OpenROAD 完整流程项目实战

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

OpenROAD 生态全景

开源芯片设计的历史 · OpenROAD 项目定位 · 与商业工具对比

OpenROAD生态全景

环境搭建与工具链安装

Docker 镜像使用 · 源码编译 · 依赖管理

环境搭建工具链安装

RTL 综合入门

Yosys 综合流程 · 读取设计文件 · 标准单元库映射

RTL综合入门

逻辑综合进阶

面积优化 · 时序优化 · 功耗优化

逻辑综合进阶面积优化

设计约束与 SDC 编写

时钟定义 · 输入输出延迟 · 虚假路径

SDC设计约束

Floorplan 规划

芯片面积估算 · IO Pin 布局 · 宏单元摆放

Floorplan规划

电源网络设计

PG 网格生成 · 电源环 · 电源条带

电源网络设计PG

标准单元放置 · 密度控制 · 拥塞预估

布局规划标准单元放置

时钟树综合

时钟树结构 · 时钟缓冲器插入 · 时钟偏差优化

时钟树综合时钟树结构

时钟树分析与调试

时钟树报告解读 · 时钟抖动 · 时钟门控

时钟树分析调试

全局布线 · 详细布线 · 布线规则

布线入门全局布线

天线效应修复 · 串扰优化 · 布线后时序修复

布线进阶天线效应修复

静态时序分析基础

Setup/Hold 检查 · 时序路径分类 · 时序库

静态时序分析基础Setup/Hold

静态时序分析实战

PrimeTime 与 OpenST… · 时序报告分析 · 违例修复

静态时序分析实战PrimeTime

动态功耗 · 静态功耗 · 功耗估算方法

功耗分析动态功耗

DRC 检查 · LVS 检查 · Antenna 检查

物理验证DRC

可制造性设计

金属填充 · CMP 效应 · 光刻热点

可制造性设计金属填充

层次化设计

模块划分 · 顶层集成 · 黑盒处理

层次化设计模块划分

多电压域设计

电压域划分 · 电平转换器 · 隔离单元

多电压域设计电压域划分

低功耗设计策略

时钟门控 · 电源门控 · 多阈值库

低功耗设计策略时钟门控

测试设计与 DFT

扫描链插入 · ATPG · 边界扫描

DFT测试设计

等价性检查 · 逻辑等价性 · 时序等价性

形式验证等价性检查

功能 ECO · 时序 ECO · 金属层 ECO

GDSII 输出与签核

GDS 生成 · StreamOut · Mask Data

OpenROAD 脚本化流程

Tcl 脚本编写 · 流程自动化 · 参数化设计

OpenROAD脚本化流程

OpenROAD GUI 使用

界面操作 · 可视化分析 · 交互式调试

开源 PDK 使用

SkyWater 130nm · GF 180nm · PDK 安装

RISC-V 核后端实现

项目实战RISC-V

AI 加速器后端实现：高密度设计 · 时钟树优化 · 功耗优化

项目复盘与调试技巧

常见问题汇总 · 调试方法论 · 性能调优

项目复盘调试技巧