VIP20
本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

OpenROAD 后端项目训练项目实践

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
OpenROAD 生态全景
开源 EDA 工具链介绍 · OpenROAD 项目背景与社区 · 与传统商业工具对比
OpenROAD生态全景
02
环境搭建与流程概览
Ubuntu/Docker 环境配置 · OpenROAD 源码编译与安装 · 典型 RTL-to-GDS 流程介绍
环境搭建流程概览
03
设计输入与准备
Verilog 网表准备 · Liberty/LEF/DEF 文件… · SDC 时序约束基础
设计输入准备
04
逻辑综合（Yosys）
Yosys 基本命令 · 综合策略与脚本编写 · 面积与时序的初步评估
Yosys逻辑综合
05
综合后检查
综合网表正确性验证 · 扇出/扇入分析 · 逻辑等价性检查（LEC）概念
综合后检查综合网表正确性验…
06
布图规划（Floorplan）
芯片面积估算 · IO Pad 规划 · 宏单元（Macro）摆放策略
Floorplan布图规划
07
电源规划（Power Planning）
电源网络结构（VDD/VSS） · 电源环（Ring）与电源条带（Str… · IR Drop 初步分析
PowerPlanning
08
布局（Placement）
全局布局与详细布局 · 标准单元密度控制 · 拥塞（Congestion）预估
Placement布局
09
时钟树综合（CTS）
时钟树结构设计 · 时钟缓冲器插入 · 时钟偏移（Skew）与延迟优化
CTS时钟树综合
10
CTS 后验证
时钟树质量检查 · 时序路径更新 · 功耗与信号完整性初步评估
CTS后验证
11
布线（Routing）
全局布线（Global Routin… · 布线层设置 · 天线效应修复
Routing布线
12
布线后优化
布线拥塞修复 · 串扰（Crosstalk）优化 · 金属填充（Metal Fill）插入
布线后优化布线拥塞修复
13
静态时序分析（STA）基础
OpenSTA 工具介绍 · 建立时间与保持时间检查 · 时序路径分类
STA静态时序分析
14
STA 进阶
多模式多角（MCMM）分析 · 片上变异（OCV）与时序悲观度移除
STA进阶
15
功耗分析
动态功耗与静态功耗计算 · 功耗分析工具使用 · 低功耗设计技术（时钟门控
功耗分析动态功耗
16
物理验证（DRC/LVS）
设计规则检查（DRC）基础 · 版图与原理图一致性检查（LVS） · KLayout 与 Magic 工具…
DRC/LVS物理验证
17
天线效应与修复
天线效应原理 · 天线规则检查 · 跳线（Jumper）与二极管修复方法
天线效应修复
18
可制造性设计（DFM）
光学邻近效应校正（OPC）概念 · 冗余通孔插入 · 金属密度均匀性
DFM可制造性设计
19
层次化设计流程
模块划分与顶层集成 · 黑盒（Black Box）处理 · 层次化时序收敛
层次化设计流程模块划分
20
ECO 流程
功能 ECO 与时序 ECO · ECO 脚本编写 · 增量布局布线
ECO流程
21
GDSII 输出与验证
GDSII 文件生成 · 流片前最终检查清单 · Sign-off 标准
GDSII输出
22
OpenROAD 脚本化与自动化
Tcl 脚本基础 · OpenROAD API 调用 · 自动化流程构建
OpenROAD脚本化
23
项目实战一
RISC-V 核心后端实现（上）
项目实战一RISC-V
24
项目实战一
RISC-V 核心后端实现（中）
项目实战一RISC-V
25
项目实战一
RISC-V 核心后端实现（下） · 布线与时序收敛
项目实战一RISC-V
26
项目实战二
低功耗 SoC 后端实现（上） · 电平转换器插入
项目实战二SoC
27
项目实战二
低功耗 SoC 后端实现（下） · 低功耗时序验证
项目实战二SoC
28
项目实战三
高速接口模块后端实现：高速时钟树设计 · 屏蔽布线 · 信号完整性优化
项目实战三高速接口模块后端…
29
调试与问题排查
常见错误与警告解析 · 时序违例修复策略 · 拥塞问题调试
调试问题排查
30
课程总结与未来展望
OpenROAD 路线图 · 开源硬件生态 · 职业发展建议
课程总结未来展望