VIP20

本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

芯片后端进阶应用项目案例

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

芯片后端设计流程总览

从RTL到GDSII的完整流程介绍 · 各阶段工具链概览

芯片后端设计流程…RTL

逻辑综合进阶

DC综合策略 · 时序驱动综合 · 面积与功耗的权衡艺术

逻辑综合进阶DC

静态时序分析(STA)核心

PrimeTime工具使用 · 建立时间与保持时间分析 · 时序路径分类

STA静态时序分析

SDC约束编写实战

时钟定义 · 输入输出延迟 · 虚假路径与多周期路径约束

SDC约束编写实战

时钟树综合(CTS)原理

时钟偏差 · 时钟抖动 · 时钟树结构设计

CTS时钟树综合

CTS工程实践

Innovus/ICC2时钟树综合流… · 时钟门控 · 时钟屏蔽

CTS工程实践

布局规划(Floorplan)策略

芯片面积估算 · IO规划 · 宏单元摆放

Floorplan布局规划

电源完整性(PI)分析

IR Drop分析 · 电迁移(EM)检查 · 电源网络优化

PI电源完整性

先进工艺下的物理设计

FinFET工艺特点 · 多重 patterning · 布线规则复杂性

先进工艺下的物理…FinFET

布线(Routing)挑战

全局布线 · 详细布线 · 天线效应修复

信号完整性(SI)分析

串扰噪声 · 延迟计算 · 屏蔽线插入

SI信号完整性

功耗分析(Power Analysis)

动态功耗 · 静态功耗 · 功耗优化方法

低功耗设计实现

时钟门控 · 电源门控 · 多阈值电压库

低功耗设计实现时钟门控

形式验证(Formal Verification)

逻辑等价性检查(LEC) · 形式验证流程 · debug技巧

FormalVerification

物理验证(PV)

DRC检查 · LVS检查 · ERC检查

可制造性设计(DFM)

OPC · CMP热点 · 光刻友好设计

DFM可制造性设计

可测试性设计(DFT)

扫描链插入 · BIST · JTAG

DFT可测试性设计

层次化设计方法学

模块划分 · 顶层集成 · 黑盒模型

层次化设计方法学模块划分

ECO(工程变更指令)流程

功能ECO · 时序ECO · 金属层ECO

ECO工程变更指令

先进封装技术

5D/3D IC · 硅中介层 · 微凸点

先进封装技术D/3D

芯片-封装协同设计

信号完整性 · 电源完整性 · 热仿真

芯片封装协同设计

工艺角(Process Corner)分析

SS/TT/FF角 · RC角 · 统计静态时序分析(SSTA)

可靠性设计

NBTI/PBTI效应 · 热载流子注入(HCI) · 时间相关介质击穿(TDDB)

可靠性设计NBTI/PBTI

跨时钟域(CDC)设计

同步器设计 · CDC验证 · 格雷码应用

CDC跨时钟域

复位树设计与验证

异步复位同步释放 · 复位树结构 · 复位毛刺处理

复位树设计验证

内存编译器(Memory Compiler)应用

SRAM/ROM生成 · 内存BIST · 冗余修复

模拟与混合信号后端设计

模拟布局注意事项 · 屏蔽 · 隔离

模拟混合信号后端设计

Tapeout前的最终检查

设计规则检查 · 时序收敛 · 功耗签核

Tapeout前的最终检查

AI加速器芯片后端实现案例

机器学习在EDA中的应用 · 开源芯片生态 · RISC-V后端挑战

未来趋势EDA