VIP20

本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

芯片后端功能模块应用详解

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

芯片后端设计概述

从RTL到GDSII的流程全景 · 后端设计在芯片开发中的角色 · 主流EDA工具概览

芯片后端设计概述RTL

逻辑综合入门

什么是逻辑综合 · 综合的输入与输出 · 标准单元库简介

逻辑综合入门什么是逻辑综合

逻辑综合实战

DC（Design Compiler… · 时序约束编写 · 面积与功耗优化

逻辑综合实战DC

可测试性设计（DFT）基础

DFT的目的与类型 · 扫描链原理 · ATPG与故障模型

DFT可测试性设计

DFT实现与验证

扫描链插入流程 · 测试压缩技术 · DFT时序分析

布局规划（Floorplan）核心

芯片面积估算 · I/O Pad规划 · 宏单元（Memory/IP）摆放

Floorplan布局规划

布局规划实战

利用工具进行Floorplan · 创建电源环与电源条带 · 布局阻塞分析与优化

布局规划实战Floorplan

电源网络设计（PDN）

电源完整性概念 · IR Drop分析 · EM（电迁移）规则

PDN电源网络设计

标准单元布局（Placement）

全局布局与详细布局 · 拥塞度分析 · 时序驱动的布局

Placement标准单元布局

时钟树综合（CTS）原理

时钟树的概念 · 时钟偏差与抖动 · 时钟树结构（H-tree/平衡树）

CTS时钟树综合

CTS实现与优化

时钟树综合流程 · 时钟约束设置 · 时钟门控集成

布线（Routing）基础

布线资源与层分配 · 全局布线 · 详细布线

布线优化与信号完整性

串扰分析与预防 · 屏蔽线插入 · 布线后时序修复

布线优化信号完整性

静态时序分析（STA）入门

STA与动态仿真的区别 · 时序弧与延迟计算 · 建立时间与保持时间

STA静态时序分析

STA实战与约束

SDC约束详解 · 时序路径分组 · 多时钟域分析

动态功耗与静态功耗 · 功耗分析流程 · 低功耗设计技术（多阈值/门控时钟/电…

功耗分析动态功耗

物理验证（PV）

DRC（设计规则检查） · LVS（版图与原理图一致性检查） · ERC（电气规则检查）

可制造性设计（DFM）

光刻热点检测 · CMP平坦化影响 · 冗余通孔插入

DFM可制造性设计

芯片级集成与签核

芯片级组装 · 顶层连线 · 最终时序收敛

芯片级集成签核

先进工艺节点挑战

FinFET与GAA结构影响 · 多重 patterning · 先进工艺下的寄生参数提取

先进工艺节点挑战FinFET

低功耗设计实现

多电压域设计 · 电源开关单元 · 电平转换器

低功耗设计实现多电压域设计

层次化设计方法

扁平化与层次化流程对比 · 顶层与模块接口 · 黑盒模型

层次化设计方法扁平化

ECO（工程变更指令）流程

功能ECO · 时序ECO · 金属层ECO

ECO工程变更指令

寄生参数提取

RC提取原理 · 提取模式（RCC/RC/CC） · 寄生参数对时序的影响

寄生参数提取RC

IR Drop与EM分析

静态与动态IR Drop · 电源网格EM检查 · 分析工具流程

先进封装与3D IC

5D/3D封装技术 · 硅中介层 · TSV（硅通孔）设计

时序收敛策略

时序修复优先级 · 关键路径优化方法 · 逻辑重组与缓冲器插入

时序收敛策略时序修复优先级

后端设计脚本与自动化

Tcl脚本在EDA中的应用 · 流程自动化框架 · 数据管理与版本控制

后端设计脚本自动化

芯片后端设计项目实战

从网表到GDSII的完整流程演练 · 常见问题与调试方法 · 项目交付物

芯片后端设计项目…GDSII

后端设计趋势与展望

AI在EDA中的应用 · 开源EDA工具链 · RISC-V生态下的后端设计

后端设计趋势AI