VIP20

本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

数字芯片后端基础操作入门教程

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

数字芯片后端概述

什么是数字芯片后端？后端设计流程概览… · 后端工程师的核心职责与技能树

数字芯片后端概述什么是数字芯片后…

Linux环境与EDA工具入门

Linux基础命令（ls · cd · grep

逻辑综合基础

什么是逻辑综合？DC（Design… · 读入设计与链接库 · 综合策略与约束

逻辑综合基础DC

时序约束入门

什么是时序约束？SDC文件的基本语法 · 时钟定义（create_clock） · 输入输出延迟约束

时序约束入门SDC

综合后的检查

综合报告解读（area · timing · power）

综合后的检查area

形式验证基础

什么是形式验证？Formality工… · 综合前后网表的对比验证

形式验证基础Formality

布局规划（Floorplan）入门

什么是布局规划？芯片面积估算与I/O… · 宏单元（Macro）的摆放策略

Floorplan布局规划

电源规划（Power Planning）

电源网络的概念 · VDD/VSS的规划 · IR Drop的初步概念

标准单元放置（Placement）

什么是标准单元？Placement的… · Congestion（拥塞）的概念与…

Placement标准单元放置

时钟树综合（CTS）基础

什么是时钟树？CTS的目标与挑战 · 时钟树的结构（H-tree · X-tree等）

CTS时钟树综合

时钟树综合实践

CTS工具的基本操作（如Synops… · 时钟树报告解读 · 时钟偏差（Skew）的优化

时钟树综合实践CTS

布线（Routing）入门

什么是布线？全局布线与详细布线 · 布线资源与层分配

布线后的优化

布线后的时序修复 · 串扰（Crosstalk）的概念与修… · 天线效应

布线后的优化布线后的时序修复

静态时序分析（STA）基础

什么是STA？PrimeTime工具… · 建立时间与保持时间检查

STA静态时序分析

多时钟域分析 · 异步路径处理 · On-Chip Variation（…

功耗分析入门

动态功耗与静态功耗 · 功耗分析工具（如PrimePower…

功耗分析入门动态功耗

物理验证（Physical Verification）基础

DRC与LVS的概念 · Calibre工具的基本流程

PhysicalVerification

可制造性设计（DFM）入门

什么是DFM？光刻热点 · CMP（化学机械抛光）的影响

DFM可制造性设计

ECO（Engineering Change Order）流程

什么是ECO？功能ECO与时序ECO · ECO的基本操作

签核（Sign-off）流程

什么是签核？时序签核 · 功耗签核 · 物理签核的检查清单

Tcl脚本基础

Tcl语法入门（变量 · 列表 · 控制流）

Tcl脚本基础

Tcl脚本在后端中的应用

自动化综合脚本 · 自动化时序分析脚本 · 批量处理报告

Python在芯片后端中的应用

Python与Tcl的对比 · 用Python解析日志与报告 · 自动化数据可视化

Python芯片后端

低功耗设计基础

什么是低功耗设计？多阈值电压（Mul… · 电源门控（Power Gating）…

低功耗设计基础Mul

先进工艺节点挑战

FinFET与GAA晶体管简介 · 先进工艺下的布线规则 · 多重 patterning 技术

先进工艺节点挑战FinFET

层次化设计（Hierarchical Design）

什么是层次化设计？模块划分与接口约束 · 顶层与子模块的集成

HierarchicalDesign

时序收敛（Timing Closure）策略

时序违例的常见原因 · 迭代优化方法 · 关键路径的修复技巧

后端设计中的脚本化流程

构建可复用的Makefile流程 · 版本控制（Git）在后端中的应用

后端设计脚本化流程

从RTL到GDSII的完整流程演练（… · 综合与形式验证

项目实战RTL

从RTL到GDSII的完整流程演练（… · 时序收敛与物理验证 · 最终签核

项目实战RTL