VIP20
本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

数字后端综合训练学习资料

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
数字后端概述
芯片设计流程 · 数字后端在全流程中的位置 · 后端设计的目标与挑战
数字后端概述芯片设计流程
02
Linux环境与EDA工具入门
Linux基础命令 · 文件系统 · 常用EDA工具（Innovus/IC…
LinuxEDA
03
逻辑综合基础
RTL到网表的转换 · 综合的概念 · 综合的输入输出
逻辑综合基础RTL
04
Synopsys Design Compiler (DC) 实战
DC启动 · 读取设计 · 设置约束
SynopsysDesign
05
时序约束入门
时钟定义 · 输入延迟 · 输出延迟
时序约束入门时钟定义
06
综合优化技巧
面积优化 · 时序优化 · 功耗优化
综合优化技巧面积优化
07
形式验证基础
逻辑等价性检查（LEC） · Formality工具使用 · 综合前后网表对比
形式验证基础LEC
08
布局规划（Floorplan）
芯片面积估算 · IO规划 · 宏单元（Memory）摆放
Floorplan布局规划
09
电源网络设计
电源网格（Power Grid） · IR Drop分析 · 电迁移（EM）考虑
电源网络设计Power
10
标准单元放置（Placement）
全局放置与详细放置 · 拥塞分析 · 时序驱动的放置
Placement标准单元放置
11
时钟树综合（CTS）基础
时钟树的概念 · 时钟偏差（Skew） · 时钟延迟（Latency）
CTS时钟树综合
12
CTS实战与优化
时钟树结构选择 · 时钟缓冲器插入 · 时钟树报告分析
CTS优化
13
布线（Routing）基础
全局布线 · 详细布线 · 布线规则
Routing布线
14
布线优化与修复
布线拥塞解决 · 串扰（Crosstalk）修复 · 天线效应修复
布线优化修复
15
静态时序分析（STA）基础
STA概念 · 时序弧 · 建立时间与保持时间
STA静态时序分析
16
PrimeTime STA实战
启动PrimeTime · 读取设计 · 设置约束
PrimeTimeSTA
17
时序收敛（Timing Closure）
时序违例修复策略 · 优化面积与速度的权衡 · ECO流程
TimingClosure
18
功耗分析
动态功耗与静态功耗 · 功耗分析工具（PrimePower） · 低功耗设计技术
功耗分析动态功耗
19
物理验证（Physical Verification）
DRC检查 · LVS检查 · Antenna检查
PhysicalVerification
20
可制造性设计（DFM）
OPC · CMP · 光刻热点
DFM可制造性设计
21
可测试性设计（DFT）基础
扫描链（Scan Chain） · ATPG · 边界扫描（JTAG）
DFT可测试性设计
22
DFT实现与验证
扫描链插入 · 测试向量生成 · 测试覆盖率分析
DFT实现
23
签核（Signoff）流程
时序签核 · 功耗签核 · 物理签核
Signoff签核
24
ECO（工程变更指令）
功能ECO · 时序ECO · 金属层ECO
ECO工程变更指令
25
低功耗设计实现
多电压域（Multi-Voltage… · 电源门控（Power Gating） · 时钟门控（Clock Gating）
低功耗设计实现Multi-Voltag…
26
先进工艺节点挑战
FinFET效应 · 多重图案（MP） · 先进布线规则
先进工艺节点挑战FinFET
27
层次化设计（Hierarchical Design）
模块划分 · 顶层与模块接口 · 时序预算
HierarchicalDesign
28
后端脚本自动化
Tcl脚本基础 · 自动化流程构建 · 报告解析
后端脚本自动化Tcl
29
项目实战
从RTL到GDSII完整流程 · 设计规划 · 综合
项目实战RTL
30
面试与职业发展
常见面试题 · 技能树 · 学习路径
面试职业发展