VIP20

本课程属于：042-OpenROAD 芯片后端设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

数字后端核心技能训练营

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

数字后端概述

芯片设计流程 · 数字后端在流程中的位置 · 后端设计的目标与挑战

数字后端概述芯片设计流程

Linux基础与EDA环境

Linux常用命令 · 文件管理 · Vim编辑器

工艺库基础

标准单元库(Std Cell Lib… · IO库 · Memory Compiler

工艺库基础Std

逻辑综合入门

RTL到网表 · 综合流程 · DC工具基本使用

逻辑综合入门RTL

综合优化策略

面积优化 · 时序优化 · 功耗优化

综合优化策略面积优化

数据导入与Floorplan

设计数据导入(Netlist · .lef · .def)

Floorplan数据导入

电源规划(PDN)

电源网络结构 · VDD/VSS规划 · IR Drop分析基础

PDN电源规划

布局(Placement)基础

标准单元放置 · Congestion分析 · Placement质量指标(DP/H…

Placement布局

时序驱动布局 · 扫描链重排 · 物理单元插入(Endcap/Tapc…

布局优化时序驱动布局

时钟树综合(CTS)概念

时钟网络结构 · 时钟偏差(Skew)与延迟(Late… · CTS目标

CTS时钟树综合

CTS实现与优化

时钟树综合工具使用 · 时钟门控 · 有用偏差(Useful Skew)

布线(Routing)基础

全局布线(Global Routin… · 布线层与线宽线距

布线优化与修复

天线效应修复 · 串扰(Cross-talk)修复 · 布线收敛技巧

布线优化修复

静态时序分析(STA)概念

时序路径类型(Setup/Hold) · 时序弧 · 时序库(liberty)解读

STA静态时序分析

PrimeTime工具使用 · 时序报告解读 · 时序违例修复策略

动态功耗与静态功耗 · 功耗分析工具(PowerRail/V… · 低功耗设计技术(CLK gating…

功耗分析动态功耗

物理验证(DRC/LVS)

设计规则检查(DRC) · 版图与原理图一致性检查(LVS) · ICV/Calibre工具

DRC/LVS物理验证

可制造性设计(DFM)

CMP效应 · OPC技术 · 冗余通孔插入

DFM可制造性设计

可测试性设计(DFT)基础

扫描链(Scan Chain) · 边界扫描(Boundary Scan… · BIST

DFT可测试性设计

后端ECO流程

功能ECO · 时序ECO · 金属层ECO

层次化设计(Hiérarchical Design)

模块划分 · 顶层与模块接口 · 时序预算

低功耗设计实现

多电压域(Multi-Voltage… · 电源关断(PSO) · 电平转换器(Level Shifte…

低功耗设计实现Multi-Voltag…

先进工艺节点挑战

FinFET工艺特性 · 双重曝光 · 布线复杂度

先进工艺节点挑战FinFET

时序收敛高级技巧

OCV(On-Chip Variat… · AOCV/POCV · CRPR(Clock Reconve…

时序收敛高级技巧OCV

IR Drop与EM分析

动态IR Drop · 电迁移(Electromigrati… · 电源网络优化

信号完整性(SI)分析

串扰噪声 · 串扰延迟 · 屏蔽线插入

SI信号完整性

后端脚本编程(Tcl)

Tcl基础语法 · 常用后端命令封装 · 自动化流程脚本

Tcl后端脚本编程

RTL到GDSII全流程演练(一)

项目实战RTL

RTL到GDSII全流程演练(二)

项目实战RTL

RTL到GDSII全流程演练(三)

项目实战RTL