3. 嵌入式逻辑分析仪（ELA）原理
嵌入式逻辑分析仪（Embedded Logic Analyzer, ELA）是集成在 FPGA 内部的一种硬核或软核调试工具，它利用 FPGA 内部的存储资源和触发逻辑，实时捕获内部数字信号的状态与时序。在 Agilex 系列 FPGA 中，ELA 通常以硬核形式嵌入器件，支持高速 DDR4 接口的协议层和物理层调试。本节从硬件架构、触发与存储机制、以及与外部示波器的核心差异三个维度展开。
3.1 ELA 硬件架构
ELA 的硬件架构由四个核心模块组成：信号接入模块、触发逻辑单元、存储控制器和读出接口。下图展示了 ELA 在 Agilex FPGA 内部的典型结构。
设计提示：Agilex 的 ELA 硬核支持同时监控多达 1024 个内部信号，且探针插入不影响用户逻辑的时序收敛。在 DDR4 眼图测试中，通常选择 DQ、DQS、命令/地址总线作为探针信号。
3.2 触发条件与存储深度
ELA 的触发机制决定了捕获数据的有效性和针对性。触发条件可配置为简单边沿触发、电平触发，或复杂的序列触发、协议触发。存储深度则直接影响可捕获的时间窗口长度。
3.2.1 触发条件类型
| 触发类型 | 描述 | 典型应用场景 |
|---|---|---|
| 边沿触发 | 检测信号的上升沿或下降沿 | 捕获时钟边沿附近的信号状态 |
| 电平触发 | 检测信号为高电平或低电平 | 捕获复位序列或忙状态 |
| 序列触发 | 多级条件按时间顺序组合 | 捕获 DDR4 的 ACT→READ→DATA 序列 |
| 协议触发 | 基于 DDR4 命令编码的匹配 | 捕获特定读写命令或错误模式 |
| 计数器触发 | 在指定事件计数达到阈值后触发 | 捕获周期性错误或长时间间隔 |
3.2.2 存储深度与采样率
ELA 的存储深度由片上存储资源决定，通常以 采样点数量 表示。存储深度与采样率、信号数量之间存在以下关系：
存储深度（样本数） = 可用存储容量（bits） / （信号数量 × 每样本位数）
可捕获时间窗口 = 存储深度 / 采样率例如，在 Agilex 器件中，若使用 4 个 M20K 块（每个 20 Kb），配置为 32 个信号、每样本 1 bit，采样率为 1 GHz，则：
存储深度 = 4 × 20 Kb / （32 × 1） = 2560 样本
可捕获时间窗口 = 2560 / 1 GHz = 2.56 μs
性能权衡：增加信号数量或提高采样率会线性减少存储深度。在 DDR4 眼图测试中，建议优先保证采样率（至少 2× DDR4 数据速率），再根据可用资源调整信号数量。
3.3 与外部示波器的区别
ELA 与外部示波器在信号捕获原理、带宽、触发能力、数据后处理等方面存在本质差异。下表总结了核心区别：
| 对比维度 | 嵌入式逻辑分析仪（ELA） | 外部示波器 |
|---|---|---|
| 信号接入 | 通过内部探针直接连接 FPGA 内部节点 | 通过物理探头连接 PCB 走线或封装引脚 |
| 带宽 | 受限于 FPGA 内部逻辑速度（通常 ≤ 2 GHz） | 可达数十 GHz（取决于示波器型号） |
| 采样率 | 由 FPGA 内部时钟或 PLL 生成，最高约 2 GSa/s | 可达 100+ GSa/s |
| 触发能力 | 支持复杂序列触发、协议触发，可编程性强 | 支持边沿、脉宽、码型触发，协议触发需选配 |
| 存储深度 | 受限于片上存储（通常数 Kb ~ 数 Mb） | 可达数 Gb（取决于内存配置） |
| 信号数量 | 可同时监控数百个数字信号 | 通常 4~8 个模拟通道 |
| 模拟信息 | 仅捕获数字电平（0/1），无模拟波形 | 捕获完整模拟波形，支持眼图、抖动分析 |
| 部署方式 | 集成在 FPGA 内部，无需外部设备 | 需要外部硬件连接，占用物理空间 |
重要提醒：ELA 无法替代外部示波器进行模拟域的眼图测量。ELA 只能提供数字逻辑的时序信息，而 DDR4 眼图测试中的电压裕量、噪声容限、信号完整性分析必须依赖外部示波器。ELA 的优势在于快速定位数字逻辑错误和协议违例。
3.4 ELA 在 DDR4 眼图测试中的角色
尽管 ELA 不能直接测量模拟眼图，但它在 DDR4 调试中扮演着 数字域前置分析 的关键角色：
- 快速定位错误源：通过协议触发捕获 DDR4 读写序列中的错误命令或数据，缩小问题范围。
- 时序验证：测量 DQ 与 DQS 之间的建立/保持时间，验证是否符合 JEDEC 规范。
- 触发外部示波器：ELA 可通过 FPGA 的 GPIO 输出触发信号，同步启动外部示波器捕获模拟波形。
- 长期监控：在压力测试中持续监控关键信号，捕获偶发性错误。
最佳实践：在 Agilex DDR4 眼图测试中，建议先使用 ELA 进行数字域快速验证，定位可疑时序窗口或协议错误，再使用外部示波器进行精确的模拟域眼图测量。这种分层调试策略可显著缩短调试周期。