VIP20

本课程属于：041-Intel Agilex FPGA 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

基于Agilex的DDR4控制器与PCIe协同设计

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

Agilex FPGA架构概述

Agilex系列芯片的架构特点 · 异构计算单元（FPGA + HPS… · 关键性能指标

DDR4内存技术基础

DDR4 SDRAM的协议层 · 物理层（PHY） · 时序参数（tRCD

DDR4内存技术基础

Intel DDR4 IP核介绍

DDR4外部内存接口（EMIF）IP… · 配置向导 · 关键参数设置（数据宽度

DDR4控制器架构详解

用户逻辑接口（Avalon-MM /… · 命令调度器 · 读写数据路径

DDR4控制器架构详解

DDR4 PHY与硬核内存控制器

Agilex中的硬核内存控制器（HM… · PHY校准流程（Read/Write…

DDR4时序约束与验证

使用TimeQuest进行DDR4接… · 建立/保持时间约束 · 眼图扫描与裕度测试

DDR4时序约束

DDR4初始化与训练序列

上电初始化流程 · ZQ校准 · ODT（片上端接）配置

DDR4带宽与延迟优化

Burst Length 8与Bur… · Bank Group与并行访问 · Write X与Read X命令优化

PCIe Gen5协议基础

PCIe分层架构（事务层 · 数据链路层 · 物理层）

Agilex PCIe硬核IP介绍

PCIe Hard IP的配置选项（… · Endpoint/Root Port… · P-Tile与R-Tile的区别

PCIe DMA引擎设计

Scatter-Gather DMA… · 描述符环管理 · 使用Intel DMA IP核进行高…

PCIe地址空间与BAR配置

基地址寄存器（BAR）映射 · 内存映射I/O（MMIO）与PCIe…

PCIe中断机制

MSI与MSI-X中断的配置与实现 · 中断向量分配 · 在Agilex中的中断控制器集成

PCIe与DDR4协同数据通路设计

数据从PCIe进入DDR4的典型路径… · 地址转换逻辑

AXI4总线在协同设计中的应用

AXI4-Full与AXI4-Str… · 在Agilex中桥接Avalon-M… · 多主设备仲裁

多通道DDR4控制器设计

使用多个DDR4通道（如4通道）进行… · 通道间数据交错与负载均衡

DDR4与PCIe的时钟域同步

异步FIFO设计 · 多比特跨时钟域同步（格雷码 · 双寄存器）

高速PCB设计要点

DDR4信号完整性（SI）与电源完整… · PCIe Gen5差分对布线要求 · Agilex封装与电源分配网络（PD…

DDR4控制器性能测试

使用内置自测试（BIST）进行带宽测… · 延迟测量 · 眼图裕量分析

DDR4控制器性能测试

PCIe吞吐量测试

使用Intel Performanc… · TLP效率分析

PCIe吞吐量测试

DDR4与PCIe的电源管理

DDR4自刷新模式 · PCIe L1/L2低功耗状态 · Agilex动态电源管理策略

错误处理与可靠性设计

DDR4 ECC单比特纠错与多比特检… · PCIe AER（高级错误报告） · 重放缓冲区管理

错误处理可靠性设计

使用Platform Designer（Qsys）集成系统

将DDR4 EMIF · PCIe IP · DMA

PlatformDesigner

HPS（硬核处理器系统）与DDR4/PCIe交互

Agilex HPS中的DDR4控制… · HPS通过PCIe访问外部设备 · Linux驱动开发基础

FPGA逻辑与HPS共享DDR4内存

通过FPGA-to-HPS桥接器访问… · 一致性协议（如CCI-P）简介

仿真验证策略

使用QuestaSim/ModelS… · 搭建BFM（总线功能模型）测试环境

仿真验证策略QuestaSim/Mo…

硬件调试技巧

使用Signal Tap Logic… · 使用System Console进行…

硬件调试技巧Signal

高速数据采集卡设计 · 再从DDR4读出到PCIe · 实现连续流处理

案例实战高速数据采集卡设…

AI推理加速器设计 · DDR4存储模型权重 · PCIe与主机通信

课程总结与未来展望

DDR5与CXL（Compute E… · Agilex 7与后续架构演进 · 设计资源推荐

课程总结未来展望