VIP20

本课程属于：031-物理验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

规则检查与工艺适配实战

📚 共计 30 章节

规则检查概述

什么是设计规则检查（DRC）、电气规则检查（ERC）、规则检查在芯片设计流程中的位置。

工艺设计套件（PDK）入门

PDK的组成、规则文件（Calibre SVRF、Assura）、PDK安装与验证。

DRC基本概念、常见规则（最小宽度/间距/面积）、运行流程。

DRC最小间距流程

DRC高级规则

天线效应、密度规则、阱连接、闩锁效应规则。

天线效应密度闩锁

DRC工具实战（Calibre）

Calibre DRC环境搭建、编写规则文件、运行并解读结果。

CalibreDRC实战

DRC工具实战（ICV）

ICV DRC环境搭建、规则编写、ICV与Calibre差异对比。

DRC结果分析与Debug

错误分类、Debug技巧、RVE查看、修复违例方法。

ERC概念、电源地连接、浮空栅极、信号短接检查。

ERC电源地浮空

ERC高级检查

天线效应ERC、ESD结构、Latch-up路径检查。

ESDLatch-up天线

ERC工具实战

使用Calibre进行ERC检查、结果解读与修复。

CalibreERC实战

版图与电路一致性检查（LVS）原理、运行流程。

LVS一致性流程

LVS工具实战（Calibre）

Calibre LVS环境搭建、编写规则、运行并解读结果。

CalibreLVS实战

LVS结果分析与Debug

错误分类（短路/断路/器件不匹配）、Debug技巧、RVE使用。

短路断路RVE

LVS高级主题

层次化LVS、黑盒处理、电源地网络LVS检查。

层次化黑盒电源地

寄生参数提取概念、在时序分析中的作用、基本流程。

RC提取工具实战（StarRC）

StarRC环境搭建、编写命令文件、生成SPEF。

StarRCSPEF提取

RC提取工具实战（QRC）

QRC环境搭建、与StarRC对比、提取流程。

QRC对比提取

工艺适配概念

工艺适配、工艺偏差影响、工艺角（TT/FF/SS/SF/FS）。

工艺角仿真

不同工艺角SPICE仿真、分析性能影响、优化设计。

SPICE工艺角优化

Monte Carlo分析

Monte Carlo原理、HSPICE仿真、统计结果分析。

Monte CarloHSPICE统计

工艺迁移与Porting

从180nm到130nm迁移、Porting步骤与注意事项。

Porting迁移工艺

规则检查脚本化

使用TCL/Perl自动化DRC/LVS、批量处理GDS。

TCLPerl自动化

规则检查与DFM

可制造性设计（DFM）、DRC与DFM关系、OPC/CMP规则。

规则检查与可靠性

电迁移(EM)、IR Drop、热效应规则检查。

EMIR Drop热效应

先进工艺节点规则检查

FinFET特殊规则、7nm/5nm DRC挑战、多重图形(MPT)。

规则检查流程集成

DRC/LVS/RC提取集成自动化、Makefile/Flow工具。

集成MakefileFlow

规则检查报告生成

生成DRC/LVS/RC汇总报告、Python解析、可视化报告。

报告Python可视化

规则检查案例分析（一）

模拟电路（运放）DRC/LVS检查、常见问题与解决方案。

运放模拟案例

规则检查案例分析（二）

数字电路（CPU核心）DRC/LVS、层次化检查策略。

CPU数字层次化

课程总结与未来趋势

规则检查回顾、AI应用、未来工艺节点展望。