VIP20

本课程属于：031-物理验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

时序违例分析与修复实战

📚 共计 30 章节

时序分析基础

什么是时序分析？为什么需要时序分析？建立时间与保持时间的概念。

基础建立/保持

时序路径的组成（起点、终点、组合逻辑），四种时序路径类型。

时序约束入门

什么是时序约束？SDC文件基础，时钟定义（create_clock）。

时钟周期、占空比、抖动（Jitter）、偏斜（Skew）。

输入延迟（set_input_delay）、输出延迟（set_output_delay）设置与场景。

时序报告解读

读懂PrimeTime/STA报告，slack、TNS、WNS的含义。

建立时间违例分析

建立时间违例成因：路径过长、逻辑级数过多、时钟频率过高。

保持时间违例分析

保持时间违例成因：路径过短、时钟偏斜过大、数据路径过快。

时钟树综合与Skew

时钟树结构，CTS目标，如何通过时钟树优化Skew。

组合逻辑优化

减少逻辑级数：逻辑重组、操作符平衡、资源共享。

寄存器插入与流水线

长路径中插入寄存器，流水线设计的原理与代价。

流水线寄存器

阈值电压与单元选择

HVT、SVT、LVT单元区别，功耗与性能权衡。

驱动强度调整

增大驱动强度（Up-size）改善transition time，面积功耗代价。

单元替换与优化

使用更快的标准单元库，替换关键路径慢速单元。

物理设计中的时序优化

布局规划对时序的影响，通过placement优化时序。

布线后时序优化

布线对时序的影响，post-route optimization技术。

布线后优化

多周期路径约束

什么是多周期路径？set_multicycle_path使用场景与注意事项。

多周期约束

虚假路径约束

什么是虚假路径？set_false_path使用场景（跨时钟域、复位等）。

时钟门控与时序

时钟门控（Clock Gating）对建立时间和保持时间的影响。

复位信号时序

异步复位、同步复位时序分析，复位同步器设计。

跨时钟域处理

CDC问题，同步器设计（双级触发器、握手），虚假路径应用。

片上变异与时序

OCV概念，derating因子，时序分析的悲观与乐观。

CRPR原理，AOCV（Advanced OCV）方法。

功耗与时序的权衡

动态功耗、静态功耗，低功耗设计中满足时序要求。

电压降与时序

IR Drop对时序的影响，分析并修复电压降导致的违例。

温度反转效应

温度对延迟的影响，温度反转效应在先进工艺下的表现。

ECO修复流程

什么是ECO？功能ECO与时序ECO的区别，时序ECO步骤与工具。

时序收敛策略

从RTL到GDS的时序收敛流程，前端与后端协作。

实战案例一：建立时间违例修复

从报告分析到ECO实施的全流程。

实战案例二：保持时间违例修复

时钟偏斜调整与缓冲器插入。