首页
›
芯片设计与FPGA
›
030-版图与DRC检查
›
《面积驱动版图布局的规则检查要点》
VIP20
本课程属于:030-版图与DRC检查
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
面积驱动版图布局 · 规则检查要点
📚 共计 30 章节
01
面积驱动布局概述
什么是面积驱动布局 · 为什么需要面积驱动 · 核心目标
概念
总览
02
面积估算基础
晶体管级估算 · 标准单元估算 · 互连线估算
估算
基础
03
布局密度规则
最小间距 · 最大密度 · 密度梯度规则
密度
规则
04
单元对齐与网格规则
单元对齐 · 网格对齐 · 电源地轨对齐
网格
对齐
05
布线通道预留规则
水平通道 · 垂直通道 · 通道宽度计算
布线
通道
06
电源地网络规划
线宽规则 · 间距规则 · 网格密度
电源
地
07
信号线拥挤度检查
局部拥挤度 · 全局拥挤度 · 阈值设定
拥挤度
信号
08
面积利用率检查
核心利用率 · 总芯片利用率 · 目标设定
利用率
面积
09
空白区域检测
死区检测 · 不规则空白区 · 填充策略
空白
检测
10
单元密度平坦化
密度热点 · 密度冷点 · 均衡方法
平坦化
密度
11
宏单元布局规则
宏单元间距 · 朝向规则 · 与标准单元间距
宏单元
布局
12
I/O单元布局规则
I/O间距 · 与核心区间距 · 电源规则
I/O
接口
13
模拟与数字混合布局
模拟区隔离 · 数字噪声控制 · 混合间距
混合信号
隔离
14
时钟网络布局规则
时钟缓冲器布局 · 线长匹配 · 屏蔽规则
时钟
网络
15
复位网络布局规则
复位缓冲器 · 扇出规则 · 信号完整性
复位
完整性
16
扫描链布局规则
扫描单元布局 · 链长度控制 · 布线规则
扫描链
DFT
17
BIST电路布局规则
BIST控制器 · 存储器布局 · 布线通道
BIST
测试
18
DFT电路布局规则
DFT单元布局 · 测试模式 · 布线规则
DFT
可测试性
19
ESD保护电路布局
ESD器件布局 · 电源钳位 · 与核心间距
ESD
保护
20
热效应与布局
热源分布 · 热梯度规则 · 均衡策略
热
温度
21
电压降与布局
IR Drop分析 · 电压热点 · 电源优化
IR Drop
电源
22
电迁移与布局
电流密度检查 · 电迁移热点 · 线宽调整
电迁移
可靠性
23
天线效应与布局
天线规则检查 · 比例计算 · 跳线插入
天线
工艺
24
闩锁效应与布局
敏感区检测 · 保护环布局 · 衬底接触密度
闩锁
保护
25
工艺偏差与布局
CMP平坦化 · 光刻热点 · 工艺窗口优化
工艺
偏差
26
多层金属布局规则
金属层分配 · 通孔密度 · 金属密度梯度
多层
金属
27
布局与布线协同检查
布线可行性 · 资源评估 · 迭代优化
协同
迭代
28
面积驱动布局验证流程
DRC检查 · LVS检查 · 面积报告分析
验证
流程
29
面积驱动布局优化方法
迭代优化 · 面积‑性能权衡 · 自动化工具
优化
方法
30
面积驱动布局案例分析
实际芯片案例 · 优化前后对比 · 经验总结
案例
实战
所属VIP或分类
同VIP:Calibre-DRC结果分析与版图违例定位
同VIP:DRC检查实战:从零到完整报告
同VIP:OpenROAD开源流程DRC全流程实战