VIP20

本课程属于：030-版图与DRC检查 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

芯片版图设计与DRC检查完整工程

📚 共计 30 章节

版图设计概述

什么是集成电路版图？版图设计在芯片制造流程中的位置，版图设计的基本流程与工具概览。

工艺基础知识

半导体制造工艺简介（光刻、刻蚀、沉积、离子注入），CMOS工艺剖面结构，PN结与MOS管的工作原理。

版图设计环境搭建

Linux基础操作，EDA工具（Virtuoso/Laker）的启动与界面介绍，工艺库（PDK）的加载与配置。

版图基本元素（一）

图层（Layer）的概念与分类，基础图形绘制（矩形、多边形、路径），格点（Grid）与单位（Unit）设置。

版图基本元素（二）

版图编辑操作（移动、复制、旋转、镜像），对齐与分布工具，快捷键与效率提升技巧。

编辑快捷键

版图设计规则（DRC）入门

什么是设计规则？为什么需要DRC？常见DRC规则分类（宽度、间距、包围、面积等）。

DRC规则文件解析（一）

DRC规则文件（如Calibre SVRF、Assura规则）的基本语法结构，LAYER定义与逻辑运算。

DRC规则文件解析（二）

常用DRC检查语句（WIDTH、SPACING、AREA、ENC等），规则语句的嵌套与条件判断。

DRC规则文件解析（三）

DRC规则中的变量与参数化，规则文件的调试与错误定位技巧。

DRC运行与结果分析

如何在Virtuoso/Laker中运行DRC，DRC结果查看（RVE/DRC Viewer），常见DRC错误解读与修复。

基础器件版图（一）

单管（NMOS/PMOS）版图设计，有源区、多晶硅栅、接触孔与金属的绘制，LVS概念引入。

基础器件版图（二）

反相器（Inverter）版图设计，输入输出端口标注，版图与电路图的对应关系。

反相器端口

基础器件版图（三）

与非门（NAND）、或非门（NOR）版图设计，多输入器件的版图布局策略。

逻辑门布局

基础器件版图（四）

传输门（TG）、三态门版图设计，版图对称性与匹配性考虑。

传输门匹配

互连线与寄生效应

互连线电阻、电容与电感，寄生参数对电路性能的影响，屏蔽与隔离技术。

天线效应与防护

天线效应（Antenna Effect）的原理，天线规则检查，天线效应防护措施（跳线、加二极管）。

天线效应防护

闩锁效应（Latch-up）与防护

闩锁效应的机理，版图级防护策略（Guard Ring、衬底接触、阱接触）。

Latch-upGuard Ring

ESD防护版图

ESD（静电放电）原理，ESD防护器件版图设计（GGNMOS、SCR、二极管），ESD规则检查。

匹配与对称性设计

电流镜、差分对的匹配要求，共质心（Common Centroid）布局，虚拟器件（Dummy）的添加。

匹配共质心

模拟版图技巧（一）

电阻、电容、电感等无源器件的版图实现，单位电阻/电容的匹配布局。

无源器件匹配

模拟版图技巧（二）

带隙基准（Bandgap）版图设计，运放（Op-Amp）版图设计要点，噪声隔离。

数字版图基础

标准单元（Standard Cell）版图结构，数字后端流程简介（综合、布局、布线）。

标准单元后端

层次化版图设计

Hierarchy的概念，Cell的创建与调用，顶层（Top）版图的集成与拼接。

版图验证流程

DRC、LVS、ERC、ANT检查的完整流程，验证脚本的编写与自动化。

LVS原理，LVS规则文件基本语法，LVS错误类型与修复。

器件识别与参数提取，网表比对逻辑，LVS调试技巧（Short/Open/Parameter mismatch）。

RC提取与后仿真

寄生参数提取（PEX）流程，SDF/SPEF文件生成，后仿真（Post-layout Simulation）验证。

版图设计中的可靠性问题

电迁移（EM）、应力迁移（SM）、热载流子效应（HCI）的版图级缓解措施。

先进工艺节点版图挑战

FinFET/GAA器件版图特点，多重图形（Multi-Patterning）技术，OPC与版图修正。

综合项目实战

从电路图到版图的全流程实战（如设计一个2级运放），DRC/LVS/RC提取与后仿真，课程总结与职业发展建议。

项目全流程