第一章：工艺基础知识——半导体制造工艺简介
各位同学，欢迎来到《版图入门到DRC规则全掌握》的第一章。我是你们的版图设计讲师，一个在半导体行业摸爬滚打了十几年的老工程师。今天咱们不聊虚的，直接切入正题——半导体制造工艺。
你可能会问：“我是画版图的，为什么要懂工艺？” 嗯，这个问题我当年也问过我的师傅。他当时没说话，直接扔给我一份流片失败的报告。我一看，版图里一个看似无害的直角走线，在光刻环节直接导致了金属桥接，整批芯片报废。从那以后，我明白了：不懂工艺的版图工程师，就像不懂交通规则的司机，迟早要出事。
1.1 半导体制造四大核心工艺
半导体制造，说白了就是在一张薄薄的硅片上，用各种“魔法”刻出我们想要的电路。这魔法主要有四种：光刻、刻蚀、沉积、离子注入。我习惯把这四步比作“画、雕、堆、射”。
1.1.1 光刻（Lithography）
光刻是半导体制造中最关键的一步。它的作用，就是把版图上的图形转移到硅片上。
- 涂胶：在硅片表面涂上一层光刻胶。这玩意儿怕光，见光就变性质。
- 曝光：用掩模版（就是你的版图文件做出来的）挡住光，让紫外线照射硅片。被照到的光刻胶会溶解（正胶）或变硬（负胶）。
- 显影：用显影液洗掉被曝光（或没曝光）的部分，留下你想要的图形。
重要概念：分辨率
光刻能刻多细，取决于光源波长。目前主流工艺用深紫外（DUV，193nm），先进工艺用极紫外（EUV，13.5nm）。波长越短，能刻的线宽越细。我在一个0.13μm的项目中，就因为光刻分辨率不够，导致接触孔连成了一片，最后不得不重新调整版图间距。
我的经验： 画版图时，一定要留足光刻余量。尤其是金属层的拐角，尽量用45度斜角，别用直角。直角在光刻时容易产生“圆角效应”，导致线宽变窄，电流密度超标。
1.1.2 刻蚀（Etching）
光刻只是画了个“影子”，真正把材料去掉的是刻蚀。刻蚀分为两种：湿法刻蚀和干法刻蚀。
- 湿法刻蚀：用化学药水浸泡。优点是便宜、各向同性（四面八方都刻）。缺点是精度差，容易“钻蚀”。
- 干法刻蚀：用等离子体轰击。优点是各向异性（只往下刻），精度高。缺点是设备贵。
我个人习惯，在关键尺寸（比如栅极）的刻蚀中，必须用干法刻蚀。湿法刻蚀的横向钻蚀，我曾经在一个模拟项目中吃过亏——一个电阻的宽度被刻蚀掉了20%，导致电阻值偏差了40%。
1.1.3 沉积（Deposition）
沉积就是往硅片上“堆”材料。常见的沉积方法有：
- 化学气相沉积（CVD）：通过化学反应在表面生成薄膜。比如沉积二氧化硅做绝缘层。
- 物理气相沉积（PVD）：用物理方法（如溅射）把材料“打”到硅片上。比如沉积金属铝或铜做互连。
- 原子层沉积（ALD）：一层一层原子地堆，精度极高。先进工艺的栅氧化层就用这个。
避坑指南： 我曾经遇到过一个案例，沉积的金属层应力过大，导致硅片弯曲，后续光刻无法对焦。所以，画版图时要注意金属的密度均匀性，别一边全是金属，另一边全是空白。DRC规则里的金属密度检查，就是干这个用的。
1.1.4 离子注入（Ion Implantation）
离子注入，就是把杂质原子（如硼、磷）加速后“射”进硅片，改变硅的导电类型。这是形成PN结和MOS管的关键步骤。
- 注入能量：决定杂质能打多深。能量越高，注入越深。
- 注入剂量：决定杂质的浓度。剂量越大，导电性越好。
你想想看，离子注入就像打靶。打偏了、打深了、打浅了，都会影响器件性能。我在一个射频项目中，就因为注入剂量偏差了5%，导致MOS管的阈值电压漂移了0.1V，整个电路的工作点全变了。
1.2 CMOS工艺剖面结构
好了，四大工艺讲完了。咱们把它们组合起来，看看一个完整的CMOS（互补金属氧化物半导体）结构长什么样。
CMOS，说白了就是NMOS和PMOS放在一起。一个做开关，一个做负载，省电。
下面我用SVG画一个典型的CMOS反相器剖面图，你一看就明白：
这张图里，左边是NMOS，右边是PMOS。NMOS做在P型衬底上，源漏是N+掺杂；PMOS做在N阱里，源漏是P+掺杂。栅极是多晶硅，下面是超薄的栅氧化层。器件之间用场氧（STI）隔离。
关键点： 版图设计时，NMOS和PMOS的间距不能太小，否则会发生“闩锁效应”（Latch-up）。我见过一个新手画的版图，NMOS和PMOS紧挨着，结果一上电就短路。后来加了保护环（Guard Ring）才解决。
1.3 PN结与MOS管的工作原理
1.3.1 PN结
PN结，就是把P型半导体和N型半导体放在一起。接触面会形成一个耗尽层，没有自由载流子。
- 正向偏置：P接正，N接负。耗尽层变窄，电流导通。
- 反向偏置：P接负，N接正。耗尽层变宽，电流截止（只有微小的漏电流）。
为什么会这样？说白了，就是扩散运动和漂移运动达到平衡。正向偏置时，外加电场抵消了内建电场，载流子可以顺利通过。反向偏置时，外加电场加强了内建电场，载流子过不去。
我的经验： 在版图里，PN结无处不在。比如MOS管的源漏和衬底之间，天然就是一个PN结。画版图时，要注意这个PN结的面积和周长，因为它们决定了结电容。高频电路里，结电容会影响速度。我一般会在版图里把源漏面积做小一点，减少结电容。
1.3.2 MOS管的工作原理
MOS管，全称是金属-氧化物-半导体场效应晶体管。它有三个极：栅极（G）、源极（S）、漏极（D）。
以NMOS为例：
- 截止区：栅极电压Vgs < 阈值电压Vth。沟道没形成，源漏之间不导通。
- 线性区：Vgs > Vth，且Vds很小。沟道形成，像一个可变电阻。
- 饱和区：Vgs > Vth，且Vds较大。沟道在漏端被夹断，电流基本恒定。
你想想看，MOS管就像一个水龙头。栅极电压是把手，拧得越大（电压越高），水流（电流）越大。但拧到一定程度，水流就饱和了，再拧也没用。
避坑指南： 我曾经在一个项目中，把MOS管的栅极画得太长，导致沟道电阻过大，驱动能力不足。后来查了工艺文档，发现栅长每增加10%，电流能力下降约15%。所以，画版图时一定要严格遵守工艺规则里的栅长要求，别为了省面积而牺牲性能。
1.4 本章小结
好了，第一章的内容就到这里。咱们回顾一下：
- 半导体制造四大工艺：光刻（画影子）、刻蚀（雕形状）、沉积（堆材料）、离子注入（射杂质）。
- CMOS剖面结构：NMOS和PMOS做在同一衬底上，用阱和场氧隔离。
- PN结：P型和N型半导体的接触面，正向导通，反向截止。
- MOS管：栅压控制沟道，有截止、线性、饱和三个工作区。
这些基础知识，是后面所有章节的基石。你如果现在觉得有点晕，没关系，多画几遍剖面图就记住了。下一章，咱们会正式进入版图设计的世界，讲讲版图的基本元素和设计规则。
记住：版图是工艺的映射。你越懂工艺，画出来的版图就越靠谱。
课后思考： 为什么CMOS工艺中，PMOS要做在N阱里，而不是直接做在P型衬底上？想明白这个问题，你就理解了阱的作用。