01
DRC基础认知
什么是DRC？为什么封装设计离不开DRC？DRC在协同设计流程中的位置。
概念流程
02
常见DRC错误类型（一）
线宽/线距违规、焊盘尺寸不匹配、阻焊层开窗错误。
线宽焊盘阻焊
03
常见DRC错误类型（二）
过孔与焊盘间距不足、丝印重叠、铜皮孤岛。
间距丝印孤岛
04
协同设计中的DRC流程
多人协作时如何统一DRC规则？版本管理中的DRC检查策略。
协同版本
05
DRC规则文件解析
读懂设计规则文件（如.rule/.drc），关键参数含义与调整方法。
规则文件参数
06
层叠结构与DRC
介质层厚度对阻抗的影响，层间对准偏差导致的DRC问题。
层叠阻抗
07
BGA扇出与DRC
BGA区域布线密度高，如何避免扇出时的间距违规？
BGA扇出
08
差分信号与DRC
差分对等长、间距要求，常见差分DRC错误及修正。
差分等长
09
电源地平面与DRC
电源分割、地平面完整性检查，热焊盘与散热过孔规则。
电源地平面
10
高速信号与DRC
阻抗控制、回流路径、屏蔽地孔间距规则。
高速回流
11
阻焊层与钢网层DRC
阻焊桥宽度、钢网开窗比例，焊接可靠性相关规则。
阻焊钢网
12
钻孔与过孔DRC
钻孔尺寸公差、过孔环宽、背钻深度控制。
钻孔背钻
13
封装基板与PCB的DRC差异
基板工艺限制（如最小线宽/线距）与PCB的不同。
基板工艺
14
DFM与DRC的关联
可制造性设计如何影响DRC规则设定？
DFM制造
15
DRC工具实战（一）
主流EDA工具（如Allegro、PADS、Altium）的DRC设置。
AllegroPADSAltium
16
DRC工具实战（二）
DRC运行与结果解读，如何批量定位错误？
运行定位
17
DRC工具实战（三）
Waive（豁免）机制的使用场景与风险控制。
豁免风险
18
协同设计中的DRC同步
如何确保所有设计者使用同一套规则？
同步规则
19
版本变更与DRC
设计迭代中规则变更如何追溯？如何避免旧错误复现？
版本追溯
20
DRC自动化脚本
利用Skill/Python脚本批量检查常见违规模式。
SkillPython
21
DRC与仿真联动
DRC结果如何指导信号完整性/电源完整性仿真？
仿真SI/PI
22
典型DRC案例（一）
线宽违规导致短路，从根源分析到修复。
短路线宽
23
典型DRC案例（二）
过孔与焊盘间距不足引发的焊接不良。
焊接间距
24
典型DRC案例（三）
阻焊层开窗过大导致漏铜氧化。
阻焊氧化
25
典型DRC案例（四）
丝印重叠导致装配识别错误。
丝印装配
26
典型DRC案例（五）
铜皮孤岛引发天线效应与EMI问题。
孤岛EMI
27
DRC报告解读与沟通
如何向团队清晰传达DRC问题？
报告沟通
28
DRC检查清单
项目各阶段（布局、布线、出带）的DRC检查要点。
清单阶段
29
DRC常见误区
过度依赖工具、忽略工艺极限、规则设置过松/过紧。
误区工艺
30
DRC最佳实践总结
从项目启动到签核的DRC全流程管理。
最佳实践全流程